RISC-V 实现整数运算指令（Part 2）

已于 2023-01-17 14:42:37 修改
阅读量970 收藏 15
点赞数 5
分类专栏： 计算机综合基础 文章标签： fpga开发
于 2022-05-10 20:00:16 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_56112878/article/details/124695326
版权

 验证R型运算指令

fd21f131489d44d1b69d444c17d64e6f.png

16f3b098ec47479d8a237c50116ae5f9.png

源代码

package alu_defs;

   enum logic [3:0] {
      ADD = 4'b0001,
      SUB = 4'b0010,
      AND = 4'b0011,
      OR  = 4'b0100,
      XOR = 4'b0101,
      SRA = 4'b0110,
      SLL = 4'b0111,
      SRL = 4'b1000
   } aluop;

endpackage


`default_nettype none
// --------------------------------------------------------------------
// CPU 模块
// --------------------------------------------------------------------
module CPU
 #(
     parameter DATAWIDTH = 32,
     parameter ADDRWIDTH = 32
 )
(
    input  wire iCPU_Reset,
    input  wire iCPU_Clk,
    // 指令存储器接口
    output wire [ADDRWIDTH-1:0] oIM_Addr,   //指令存储器地址
    input  wire [DATAWIDTH-1:0] iIM_Data,   //指令存储器数据
    // 数据存储器接口
    input  wire [DATAWIDTH-1:0] iReadData,  //数据存储器读数据
    output wire [DATAWIDTH-1:0] oWriteData, //数据存储器写数据
    output wire [ADDRWIDTH-1:0] oAB,        //数据存储器地址
    output wire oWR,                        //数据存储器写使能
    // 连接调试器的信号
    output wire [ADDRWIDTH-1:0] oCurrent_PC,
    output wire oFetch,
    input  wire iScanClk,
    input  wire iScanIn,
    output wire oScanOut,
    input  wire [1:0] iScanCtrl
);

   /** The input port is replaced with an internal signal **/
   wire   clk   = iCPU_Clk;
   wire   reset = iCPU_Reset;

   // Instruction parts
   //PC
   logic [31:0] pc, nextPC;
   logic [31:0] instruction; // instruction code
   assign nextPC = pc + 4;   /*-TODO 目前仅支持PC+4，增加分支指令时需修改 -*/

   // DataReg
   DataReg #(32) pcreg(.iD(nextPC), .oQ(pc), .Clk(clk), .Reset(reset), .Load(1'b1));
   assign oIM_Addr = pc;         // 连接指令存储器的地址端口
   assign instruction = iIM_Data;// 连接指令存储器的数据端口

   // Instruction decode
   logic [6:0] opcode;
   logic [2:0] funct3;
   logic [6:0] funct7;
   logic [4:0] ra1,ra2,wa;
   assign funct7 = instruction[31:25];
   assign ra2    = instruction[24:20];
   assign ra1    = instruction[19:15];
   assign funct3 = instruction[14:12];
   assign wa     = instruction[11:7];
   assign opcode = instruction[6:0];

   // Control unit
   logic cRegWrite;
   logic [3:0] aluOp;
   logic [4:0] cImm_type;  //{J,U,B,S,I}
   logic immToAlu;
   Controller controller(
      .iOpcode(opcode),
      .iFunct3(funct3),
      .iFunct7(funct7),
      /*-TODO 随着指令的增加，相应添加端口信号 -*/
      .oRegWrite(cRegWrite),
      .oImm_type(cImm_type),
      .oALUop(aluOp),
      .oImmToAlu(immToAlu)
   );

   // Immediate data generation
   logic [31:0] immData;
   ImmGen  immGen(.iInstruction(instruction[31:7]),
      .iImm_type(cImm_type),
      .oImmediate(immData)
    );

   // Register file
   logic [31:0] regWriteData, regReadData1, regReadData2;
   RegisterFile #(32) regFile(.Clk(clk),
      .iWE(cRegWrite), .iWA(wa), .iWD(regWriteData),
      .iRA1(ra1), .oRD1(regReadData1),
      .iRA2(ra2), .oRD2(regReadData2));
   assign regWriteData = aluOut; /*-目前仅支持将ALU运算结果写入寄存器堆，
                                    TODO：增加Load类指令时需修改 -*/

    //MultiChooseOne
    logic [31:0] result;
    Two2One two2one(
        .iImmToALU(immToAlu),
        .iImm(immData),
        .iRd2(regReadData2),
        .oResult(result)
    );

   // ALU
   logic [31:0] aluOut;
   ALU alu(
       .iX(regReadData1),
       .iY(result),
       .iALUop(aluOp),
       .oF(aluOut)
   );



   /*-TODO 连接数据存储器 -*/


//---------------------- 送给调试器的变量 ------------------------//

    //送给调试器的观察信号，需要与虚拟面板的信号框相对应
    struct packed{
        /*-TODO 在这里添加观察信号的类型 -*/
        logic ImmToAlu;               //对应虚拟元件WS3
        logic [3:0] ALUop;            //对应虚拟元件WS2
        logic RegWrite;               //对应虚拟元件WS1
        logic [4:0] ImmType;          //对应虚拟元件WS0
    }ws;
    always_comb begin
        /*-【注意】添加观察信号类型后须关联相应变量！-*/
        ws.ImmToAlu = immToAlu;       //对应虚拟元件WS3
        ws.ALUop = aluOp;             //对应虚拟元件WS2
        ws.RegWrite = cRegWrite;      //对应虚拟元件WS1
        ws.ImmType = cImm_type;       //对应虚拟元件WS0
    end

    //送给调试器的观察变量，需要与虚拟面板的数据框相对应
    struct packed{
        /*-TODO 在这里添加观察数据的类型 -*/
        logic [31:0] regReadData2; //对应虚拟元件WD9
        logic [31:0] aluOut;       //对应虚拟元件WD8
        logic [31:0] immData;      //对应虚拟元件WD7
        logic [31:0] regReadData1; //对应虚拟元件WD6
        logic [4:0]  ra2;          //对应虚拟元件WD5，5位
        logic [4:0]  ra1;          //对应虚拟元件WD4，5位
        logic [4:0]  wa;           //对应虚拟元件WD3，5位
        logic [31:0] instruction;  //对应虚拟元件WD2
        logic [31:0] pc;           //对应虚拟元件WD1
        logic [31:0] nextPC;       //对应虚拟元件WD0
    }wd;
    always_comb begin
        /*-【注意】添加观察数据类型后须关联相应变量！-*/
        wd.regReadData2 = regReadData2; //对应虚拟元件WD9
        wd.aluOut       = aluOut;       //对应虚拟元件WD8
        wd.immData      = immData;      //对应虚拟元件WD7
        wd.regReadData1 = regReadData1; //对应虚拟元件WD6
        wd.ra2          = ra2;          //对应虚拟元件WD5，5位
        wd.ra1          = ra1;          //对应虚拟元件WD4，5位
        wd.wa           = wa;           //对应虚拟元件WD3，5位
        wd.instruction  = instruction;  //对应虚拟元件WD2
        wd.pc           = pc;           //对应虚拟元件WD1
        wd.nextPC       = nextPC;       //对应虚拟元件WD0
    end

    // 调试器部分，请勿修改！
    WatchChain #(.DATAWIDTH($bits(ws)+$bits(wd))) WatchChain_inst(
        .DataIn({ws,wd}),
        .ScanIn(iScanIn),
        .ScanOut(oScanOut),
        .ShiftDR(iScanCtrl[1]),
        .CaptureDR(iScanCtrl[0]),
        .TCK(iScanClk)
    );
    assign oCurrent_PC = pc;
    assign oFetch = 1'b1;

endmodule


// --------------------------------------------------------------------
// Controller模块
// --------------------------------------------------------------------
module Controller(
   input  logic [6:0] iOpcode,
   input  logic [2:0] iFunct3,
   input  logic [6:0] iFunct7,
   /*- TODO：扩充指令时在这里增加端口 -*/
   output  logic oImmToAlu,
   output logic [3:0] oALUop,
   output logic oRegWrite,
   output logic [4:0] oImm_type   //对应五种类型：{J,U,B,S,I}
);


always @ * begin
   /*- TODO：扩充指令时需修改 ...... -*/

   //I型指令
   if (iOpcode==7'b0010011) begin
      oImmToAlu = 1'b1;
      oImm_type = 5'b00001;
      oRegWrite = 1'b1;
      if(iFunct3 == 3'b000) oALUop = 4'b0001;
      else if(iFunct3 == 3'b001) oALUop = 4'b0111;
      else if(iFunct3 == 3'b100) oALUop = 4'b0101;
      else if(iFunct3 == 3'b101 && iFunct7[5] == 1'b0) oALUop = 4'b1000;
      else if(iFunct3 == 3'b101 && iFunct7[5] == 1'b1) oALUop = 4'b0110;
      else if(iFunct3 == 3'b110) oALUop = 4'b0100;
      else if(iFunct3 == 3'b111) oALUop = 4'b0011;
   end

   //R型指令
   else if (iOpcode==7'b0110011) begin
      oImmToAlu = 1'b0;
      oImm_type = 5'b00000;
      oRegWrite = 1'b1;
      if(iFunct3 == 3'b000 && iFunct7[5] == 1'b0) oALUop = 4'b0001;
      else if(iFunct3 == 3'b000 && iFunct7[5] == 1'b1) oALUop = 4'b0010;
      else if(iFunct3 == 3'b001) oALUop = 4'b0111;
      else if(iFunct3 == 3'b100) oALUop = 4'b0101;
      else if(iFunct3 == 3'b101 && iFunct7[5] == 1'b0) oALUop = 4'b1000;
      else if(iFunct3 == 3'b101 && iFunct7[5] == 1'b1) oALUop = 4'b0110;
      else if(iFunct3 == 3'b110) oALUop = 4'b0100;
      else if(iFunct3 == 3'b111) oALUop = 4'b0011;
   end
   else begin
      oALUop = 5'b00000;
      oImm_type = 5'b00000;
      oRegWrite = 1'b0;
   end
end
endmodule


// --------------------------------------------------------------------
// 立即数生成模块
// --------------------------------------------------------------------
module ImmGen( //立即数生成
   input  logic [4:0]  iImm_type,   //{J,U,B,S,I}
   input  logic [31:7] iInstruction,
   output logic [31:0] oImmediate
);
/*- TODO：增加其他类型的立即数需修改。目前只有I型，所以并未区分Imm_type -*/
always_comb begin
    if(iImm_type == 5'b00001)
        oImmediate = {{20{iInstruction[31]}}, iInstruction[31:20]};
    else if(iImm_type == 5'b00000)
        oImmediate = 0;
    else
        oImmediate = {32{1'bx}};
end
endmodule


// --------------------------------------------------------------------
// ALU模块
// --------------------------------------------------------------------
module ALU
#(parameter N=32)
(
   input logic [N-1:0] iX, iY,
   input logic [3:0] iALUop,
   output logic [N-1:0] oF
);
wire [N-1:0] X = iX;
wire [N-1:0] Y = iY;
always_comb begin
   case (iALUop)
      4'b0001: oF = X + Y;
      4'b0010: oF = X - Y;
      4'b0011: oF = X & Y;
      4'b0100: oF = X | Y;
	  4'b0101: oF = X ^ Y;
	  4'b0110: oF = $signed(X) >>> Y;
	  4'b0111: oF = X << Y;
	  4'b1000: oF = X >> Y;
      default: oF = {32{1'bx}};
   endcase
end
endmodule


// --------------------------------------------------------------------
// 三端口寄存器堆模块
// --------------------------------------------------------------------
module RegisterFile
 #(
     parameter DATAWIDTH = 32,
     parameter ADDRWIDTH = 5
 )
(
	input  logic  Clk,
	input  logic  iWE,
	input  logic  [4:0] iWA, iRA1, iRA2,moveBit,
    input  logic  [31:0] iWD,
    output logic  [31:0] oRD1, oRD2
    output logic  [31:0] oMove;
);
/*- TODO：...  -*/
localparam MEMDEPTH = 1<<ADDRWIDTH;
logic [DATAWIDTH-1:0] mem[0:MEMDEPTH-1];

always_ff @(posedge Clk)
begin
    if(iWE)
        if(iWA!={ADDRWIDTH{1'b0}})
            mem[iWA] <= iWD;
end

assign oRD1 = mem[iRA1];
assign oRD2 = mem[iRA2];
endmodule


// --------------------------------------------------------------------
// DataReg模块
// --------------------------------------------------------------------
module DataReg
#(parameter N = 4)
(   output reg [N-1:0] oQ,
    input wire [N-1:0] iD,
    input wire Clk,
    input wire Load,
    input wire Reset
);
always @(posedge Clk or posedge Reset)
begin
  if (Reset)
		oQ <= 0;
  else if (Load)
		oQ <= iD;
end
endmodule

// --------------------------------------------------------------------
// MultiChooseOne模块
// --------------------------------------------------------------------

module Two2One
(
    input logic iImmToALU,
    input logic [31:0] iImm,
    input logic [31:0] iRd2,
    output logic [31:0] oResult
);
always_comb begin
    case(iImmToALU)
        1'b0 : oResult = iRd2;
        1'b1 : oResult = iImm;
    endcase
end
endmodule

Tips：如何快速生成测试指令？

        当你自己的代码完成设计并编译成功后，如何验证你的功能模块是否设计的符合要求？

        因为你的实验得分并不可能一蹴而就的达到100分，你也不知道哪些后台设置的测试数据没有通过，因为这是不公开的，也许是为了防止你以各种千奇百怪方式“骗分”，过来人都懂）

        那么，我们可以从两方面来验证、调试、分析、追踪、定位错误

        1. 以本题为例，你的输入指令应覆盖R型指令

        2. 你可以在代码中添加数据观察窗口，这样你可以在运行指令过程中确保是你想要的结果，也就是指令应该运行的方向

  • 如何快速生成指令覆盖R型指令？

        工具：Ripes

GitHub - mortbopet/Ripes: A graphical processor simulator and assembly editor for the RISC-V ISAA graphical processor simulator and assembly editor for the RISC-V ISA - GitHub - mortbopet/Ripes: A graphical processor simulator and assembly editor for the RISC-V ISAhttps://github.com/mortbopet/Ripes        在左边输入R型指令，右边可自动生成我们需要的微指令（红方框），红方框后面那一列是微命令

37a73a9aa0964ad890e4399025fbaf64.png

         然后，你可以将其填入实验平台的控制存储器，进行微单步运行

9fca291a563d45fea016e9d36998a272.png

        你可以参照下面的分析进行验证 （绿色方框的结果你可以根据自己的知识储备计算，也可以利用手机上的计算器或者网页端在线计算器计算，选择一个你喜欢的即可）

db1562e02515477d91354e10afa0b78f.png  

  • 如何添加数据观察窗口？

46eea47d617b409c878c11dbc30d41c5.png         只需注意你在代码所添加的数据观察窗口应当和实验面板的数据一一对应即可（以ALUop为例，包括位宽、序号，不可少也不可多，不然会扰乱信号传递，增添不必要的麻烦）

8f0329965c10430aaadadcf42d44f887.png

 7b2051c9d3354d489e2fe55dfa2bd3af.png

         关于序号，它的大小是从下往上递增，由上图可以看到ALUop处于2号位序

 提交你的结果

实验系统已修复实验面板与个人中心的提交分数不一致的问题

8457066a3eae45568b9570d5d63f94d8.png

 

 

 

哈士奇谭
关注
  • 5
    点赞
  • 踩
  • 15
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
CHES 2022 issue-4文章总结
dedanddwb的博客
07-26 335
来源：https://ches.iacr.org/2022/acceptedpapers.php。
IT英语4-计算机英语缩写术语
weixin_30394633的博客
04-20 7680
IT英语4-计算机英语缩写术语 1、CPU3DNow!（3D no waiting，无须等待的3D处理）AAM（AMD Analyst Meeting，AMD分析家会议）ABP（Advanced Branch Prediction，高级分支预测）ACG（Aggressive Clock Gating，主动时钟选择）AIS（Alternate Instruction Set，交...
RISC-V 实现整数运算指令（Part 1）
SOGD
05-09 849
自己参考代码分析 验证I型运算指令 源代码 package alu_defs; enum logic [3:0] { ADD = 4'b0001, SUB = 4'b0010, AND = 4'b0011, OR = 4'b0100, XOR = 4'b0101, SRA = 4'b0110, SLL = 4'b0111, SRL = 4'b1000 } aluop.....
自己动手写CPU（8）——简单算术操作指令的实现
Bunny9__的博客
12-23 1336
算术操作指令的实现1. 代码模块1.1 宏定义defines1.2 译码id1.3 执行exa. 添加一些新的变量b. 计算五个变量的值c. 依据aluop_i计算arithmeticres的值d. 进行乘法运算e. 依据alusel_i确定最终要写入目的寄存器的值2. 测试模块2.1 第一段2.2 第二段2.3 第三段2.4 第四段 1. 代码模块 1.1 宏定义defines 新增关于具体指令的宏定义 1.2 译码id 添加新的算术指令add、addu、sub、subu、slt、sltu、addi、ad
RISC-V基础指令之逻辑指令 and、or、xor、not
欢迎交流！
08-03 2733
其中，opcode是指令的操作码，rd是目的寄存器，funct3是功能码，rs1和rs2是源寄存器，funct7是扩展功能码。xor指令的funct3是0100000，funct7是0000000。其中，opcode是指令的操作码，rd是目的寄存器，funct3是功能码，rs1是源寄存器，imm是立即数。RISC-V的逻辑指令是用于对两个寄存器或一个寄存器和一个立即数进行按位的逻辑运算，并将结果存放在另一个寄存器中的指令。按位的逻辑运算就是把两个操作数的每一位分别进行相应的逻辑运算，得到一个新的位。
MIPS/RISC-V ALU设计
mysterystudio的博客
09-18 3064
MIPS/RISC-V ALU设计 解析代码答案 来自头歌题目的解析。 代码直接复制到网站就可以过了。
从零开始写riscv处理器（二）简单数据通路
最新发布
weixin_45774715的博客
09-07 2050
将之前的简单数据通路图添加上控制信号如下：RegWrite信号控制寄存器堆是否写回；ALUSrc控制第二个ALU操作数来自第二个寄存器堆的输出还是指令的低12位符号扩展；PCSrc控制PC值是PC+4还是adder的输出，即分支目标；MemRead控制DataMemery读有效；MemWrite控制DataMemery写有效；MemtoReg控制写回数据来自ALU运算结果还是DataMemery输出；
Cortex-M3与Cortex-M4指南.part3,cortex-m3和m4的区别,C,C++源码.rar
10-10
它具有高效的处理能力，采用了Thumb-2指令集，能够同时支持16位和32位指令，以减小代码尺寸。Cortex-M3内核还包含硬件浮点数单元（FPU）的支持选项，但并非所有实现都包含此功能。 Cortex-M4是在Cortex-M3基础上...
ARM 汇编语言入门
墨鱼菜鸡
07-11 1513
[翻译]二进制漏洞利用(二)ARM32位汇编下的TCP Bind shell：https://bbs.pediy.com/thread-253511.htm ARM汇编语言入门 From：ARM汇编语言入门(一)：https://zhuanlan.zhihu.com/p/109057983 原文地址：https://azeria-labs.com/...
计算机科学导论 机械出版社 课后答案
qiankun28的博客
12-14 7603
- 1 -  Chapter 1 练习 复习题  1.定义一个基于图灵模型的计算机。  答：Turing proposed that all kinds of computation could be performed by a special kind of a machine. He based the model on the actions that people perform when involved in computation. He abstracted these actions i
Verilog常用语法
pu_ji的博客
09-13 694
verilog基本常用语法
RISC-V 指令格式和6种基本整数指令
m0_54866636的博客
08-02 9159
B-typed的指令操作由7位opcode和3位funct3决定，指令中具有两个源寄存器和一个12位的立即数，该立即数构成是指令的第32位是imm[12]、第7位是imm[11]、25到30是imm[105]、8到11位是imm[41]，同样的，在执行运算时需要把12位立即数扩展到32位，然后再进行运算。例如空操作、停机等指令。地址码的功能是不同于操作码的，地址码的主要功能是用来表明指令操作的对象，获得被操作对象的地址、操作数的存储地址以及寄存设备地址等。...
RISC-V单周期处理器设计（基本介绍和数据通路）（一）
小张爱学习哦的博客
03-16 8309
RISC-V单周期处理器介绍和数据通路
riscv-mini 学习记录三 RegFile模块和ImmGen模块
chenxigeng的专栏
01-27 1532
一、RegFile模块 在记录一中，我们列出了RV32I的32个寄存器。下面分析寄存器模块的定义。 package mini import chisel3._ import freechips.rocketchip.config.Parameters class RegFileIO(implicit p: Parameters) extends CoreBundle()(p) { val raddr1 = Input(UInt(5.W)) val raddr2 = Input(UInt(
RISC-V CPU课程设计报告【计算机组成原理课设】
热门推荐
Genius_Simpson的博客
01-04 1万+
博主在ujs大二完成的计算机组成原理课设，内容是RISC-V CPU设计。（当时也是做的快吐血了~~） 完成情况（写在前面）     在本次计算机组成原理课程设计中，我完成一个基于RISC-V指令集架构的模型CPU。此CPU可以实现I型、R型、S型、B型、U型和J型指令。     其中I型指令主要是将寄存器中的数据和生成的立即数进行运算，最终将结果存入寄存器中；此外，对于I型指令中的load指令，实现了将从数据存储器中去除的数
RISC-V 指令格式
绿色羽毛
03-11 1万+
计算机指令即：汇编指令代码 计算机指令是能够被计算机识别并执行的二进制代码，它规定了计算机能完成的某种操作； 计算机指令通常由两部分操作：操作码和操作数（地址码）。 操作码 操作数（地址码） 操作码 opcode 指令中的操作码：指出该指令需要完成操作的类型或性质； 例如，取数、加法、减法、输出等不同的操作具有不同的操作码； 指令中操作码的二进制位数决定了该种计算机最多能具...
RISC-V学习笔记【取指】
qq_40500005的博客
03-27 4724
处理器取指 每条指令在存储器空间中所处的地址称为它的指令PC，取址指处理器核将指令（按照其指令PC值对应的存储器地址）从存储器中读取出来的过程 取址的目标如下： 快速取址 连续取址 可能面对的问题如下： 指令的编码宽度不相等，导致PC地址与地址边界无法对齐 分支跳转指令执行后，可能导致跳转到另一个不连续的PC处，取址时需要从新的PC值对应的存储器地址读出指令 处理器会按顺序执行非分支跳转指令，需要按顺序从存储器中读取指令 传统RISC架构处理器的解决方案 连续不断地从存储器中顺序读取出非分支跳转指
西工大计组实验单周期CPU
qq_45822589的博客
06-11 9190
单周期CPU 1.实验要求 使用verilog硬件描述语言设计一个单周期cpu 完成基本模块的设计 完成addu指令的验证 完成R型指令的验证 完成I型指令的验证 完成MEM型指令的验证 完成J型指令的验证 2.实验过程 2.1基本模块 2.1.1 PC模块 基本功能 用于更新当前指令地址，当reset信号为低电平，则初始化pc，否则接受npc 模块信号 信号名 方向 描述 clock I 时钟信号 reset I 复位信号 npc I 下一条指令地址 pc O 当前的指令
RISC-V基础：开源指令集指南
第七章讨论了压缩指令，这是RISC-V为了节省内存带宽和空间而设计的一种紧凑指令格式，通过对比RV32GC、Thumb-2、microMIPS和x86-32，阐述了其设计目标和优势。 最后，第八章展望了向量运算，这是高性能计算和并行...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

哈士奇谭

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值