Vscode verilog-format插件的配置失败问题

问题描述：

(25条消息) verilog-format如何设置_四臂西瓜的博客-CSDN博客

按照上文配置，Verilog-format设置完成后，右键格式化文档，并没有按照设定的格式格式化代码。和CSDN的众多小伙伴一样，发现并没有成功，没有正常格式化。

解决方案：

经过多方查找，发现插件的一个小bug，开发者少打了一个字母，造成了用户的使用体验上的打折扣。

将package.json中的Verilog-format.setting改为Verilog-format.settings，原因如下。

下面是配置、使用的代码，供参考。

---

## File .verilog-format.properties
IndentWidth=4
IndentType=space
SpacesBeforeTrailingComments=0
SpacesAfterTrailingComments=0
AlignLineComments=true
AlignNoBlockingAssignments=true
AlignBlockingAssignments=true
SpacesInParentheses=false
SpacesInSquareBrackets=false


usage: [java -jar verilog-format.jar|./verilog-format|verilog-format.exe]
       [-f <pathname>] [-h] [-p] [-s <verilog-format.properties>] [-v]
 -f,--format <pathname>                      verilog file
 -h,--help                                   print this message
 -p,--print                                  print file formated
 -s,--settings <verilog-format.properties>   settings config
 -v,--version                                verilog-format version


## Print input_file.v formatted
$ ./verilog-format -p -f input_file.v -s verilog-format.properties 

## Format input_file.v
$ ./verilog-format -f input_file.v -s verilog-format.properties

## Format input_file.v
## If .verilog-format.properties exist in project folder, this is used,
## otherwise default setting is used..
$ ./verilog-format -f input_file.v