本文详细介绍了Xilinx FPGA中全局时钟资源的使用，包括IBUFG、IBUFGDS、BUFG、BUFGCE、BUFGMUX、BUFGP、BUFGDLL和DCM等，阐述了它们的功能、应用场景及如何实现时钟同步、移相、分频、倍频等操作。同时，提出了不同使用方法，如IBUFG+BUFG、IBUFGDS+BUFG、IBUFG+DCM+BUFG、Logic+BUFG和Logic+DCM+BUFG，强调了全局时钟资源的正确接入和优化策略。
1. IBUFG 即输入全局缓冲，是与专用全局时钟输入管脚相连接的首级全局缓冲。所有从全局时钟管脚输入的信号必须经过IBUFG单元，否则在布局布线时会报错。IBUFG支持AGP，CTT，GTL，GTLP，HSTL，LVCMOS，LVDCI，LVPECL，LVTTL，PCI，PCIX,，SSTL等多种格式的IO标准。
2. IBUFGDS 是IBUFG的差分形式，当信号从一对差分全局时钟管脚输入时，必须使用。IBUFGDS支持BLVDS、LDT、LVDSEXT、LVDS、LVPECL、ULVDS等多种格式的IO标准。
3.BUFG 即全局缓冲，
4567
326
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
最低0.47元/天 解锁文章
