紫光某芯片引脚作为输入的时候,外部直连CPU,所以没有设置上下拉,且该信号实际没有使用,CPU端随便输出了信号,然后逻辑内部没有使用该信号就随便把那些没有管脚的信号布局布线上去,最后这个如果这个信号上有杂波就会影响FPGA的功能。
故障积累-紫光芯片
最新推荐文章于 2024-08-17 19:56:54 发布
紫光某芯片引脚作为输入的时候,外部直连CPU,所以没有设置上下拉,且该信号实际没有使用,CPU端随便输出了信号,然后逻辑内部没有使用该信号就随便把那些没有管脚的信号布局布线上去,最后这个如果这个信号上有杂波就会影响FPGA的功能。