#innovus之FloorPlan篇（mix-place)

最新推荐文章于 2024-03-11 09:32:04 发布

Mercury.wang

最新推荐文章于 2024-03-11 09:32:04 发布

阅读量1.8k

点赞数 27

分类专栏： PR 工具文章标签：后端学习

本文链接：https://blog.csdn.net/m0_60873488/article/details/135384856

版权

PR 工具专栏收录该内容

3 篇文章 12 订阅

订阅专栏

FloorPlan

在这里插入图片描述

Place Marco 的注意事项

先尝试几种不同的floorplan摆法，例如将hard marco 摆在四周（periphery)，中间，或者四周和中间。
参考飞线来摆放宏单元，使得内部连接线尽可能的短且直，节省布线资源，便于优化时序。
- 这里需要注意的有两点：一是宏单元在芯片核心中的位置（原则上memory要摆放在boundary）；二是宏单元针脚（pin）的方向选择。（考虑绕线资源和timing，memory出pin方向尽量靠近core logic区域)。core logic
在芯片核心边缘放置宏单元，同时在宏单元和芯片边缘之间预留一些空间
- 前者是为了减少内部连接线绕路（detour），以及减少功耗大的宏单元出现IR Drop问题的可能性；
- 后者是为了在最优化间距（space）的时候可以用来插buffer或者inverter。
符合poly orientation（90nm下要求memory、ip、io、std的poly方向要一致）
在宏单元之间预留一些布线通道，除了预留的布线资源之外，尽可能避免宏单元之间出现空白，若实在难以避免，那么一定要在这里设置hard blockage
- 预留太多浪费面积，太少会导致布线资源不足。可以通过预布线生成的拥塞（congestion）图来识别热点（hot spots），从而调整间距。
避免十字形的宏单元摆放，Macro alignment（对齐）
为电源网络预留空间，估算功耗并为电源网络预留足够的空间，如果太少了，可能会导致布线问题。
**设置晕道（halo）或者placement blockage，确保宏单元周围不会出现标准单元。**防止std摆放太靠近macro，一方面对macro造成干扰，另一方面造成congestion问题。
标准单元摆放区域的管理
- 尽可能保持标准单元区域的宽高比接近1.0，使得它更容易实现高密度设计
- 尽可能使标准单元摆放区域连续，否则栅极密度会更低，时钟处理也会变得更加困难。
其他
- IO需要和core logic保持一定距离，防止latch-up
- 考虑PG pin和PG net的走向，考虑IR DROP
- 符合时钟走向：比如PLL要靠近des，缩短clock长度

插入physical only cell

Corner pad cell：拐角单元，形成电源、地的环状网络
Pad Filler：填充I/O单元和I/O单元之间的间隙，作用主要是把扩散层连接起来满足DRC规则和设计需要，形成电源、地的环状网络
P/G IO和给IO供电的IO
TAP cell：增加衬底和NWELL接触，降低电阻，避免latch-up效应
Decap cell：去耦电容。在瞬态电流增大，电压下降时电路补充电流以保持电源和地线之间的电压稳定，防止电源线的电压降和地线电压的升高，缓解IR Drop问题
Endcap cell：也叫boundary cell，确保每个nwell都是nwell enclosed，类似一个封闭环，保证std cell周围环境的一致性。一般的std cell周围都是填满的，环境一致，cell时序可以用库里面的数据来表征。但如果边界的cell周围不加boundary cell那么环境就不一致了，实际制造出来的就和正常的std cell不一致了。通过加boundary cell来模拟一个std cell的环境。主要加在row的结尾（两边都要加），以及memory 或者其他block的周围包边。
Filler cell：填充单元，保证n-well的连续性
Tie-high/low cell：电压钳位单元，某些信号端口或闲置信号端口需要钳位在固定的逻辑电平，tie-high/low cell完成这样的作用。还起到隔离普通信号和VDD/VSS的作用，在做LVS或形式验证的时候不致引起混乱。
二极管单元：用来修复天线效应，可以将加工过程中金属层积累的电荷释放到地端以避免高压导致栅氧击穿。
TCD cell：用于process校准的，foundary一般建议在1500μm到2000μm的半径内要有一颗这种cell

Power Plan

目标：给整个芯片的供电设计出一个分布均匀、稳定的电源网络，减少IR drop，避免EM问题。
内容：

定义电源线和电源连接，把相应的端口在逻辑上连接到合适的电源和地网络上。
打Power ring：指为了均匀供电，包围在core周围的环形供电金属，是连接PG IO和标准单元的桥梁
Power ring的设计主要有3个参数：宽度、间距、对数，也是根据功耗计算得到。宽度根据整个芯片的峰值供电电流、设计规则中所允许的电流密度和ring的对数决定；间距则根据设计规则中的最小间距决定。
打Power mesh：电源网格是为了平均分布电流，缩短回路电流，有效减少IR drop，避免hot spot和EM问题
打Power rail：给stdcell 供电，即followpin
PG IO和macro的PG 连接