PT: SI引起的double switch

已于 2023-07-02 10:05:17 修改
阅读量3.4k 收藏 35
点赞数 5
分类专栏： 数字后端设计（ICC2+INNOVUS+Starrc+PT） 文章标签： 后端 学习
于 2022-09-13 14:13:11 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_61544122/article/details/126831983
版权
本文探讨了crosstalk如何导致double switch问题，指出它影响信号transition，进而产生时序违例，可能导致功能错误。通过示例说明了double switch的现象，并提供了使用特定工具检查和报告该问题的方法。解决方案包括增加aggressor与victim之间的距离、添加屏蔽和增强victim驱动能力。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

c3756640fb1c4ed4af53c7943304d8a0.jpg

crosstalk的影响主要体现在victim(被害者)net上的transition变慢，进而引起setup/hold时序违例，这种影响在信号传播过程中可能会被放大，造成double switch问题引起功能错误。

示例如下图，n3在switch过程中受n2 aggressor影响，transition变慢，并产生的波动，在信号传播到n4时，由于前面的波动，产生了两次的switch变化。这就是double switch，这种问题会对功能产生影响。

c44e3cbdf5f14d0299a18e3d7a321003.jpg

可以用report_si_double_switching来看victim net有没有出现double switching问题，另外通过设置set si_xtalk_double_switching_mode 来控制工具检查clock_network或者full_design

了解本专栏 订阅专栏 解锁全文 超级会员免费看
如何看report_crpr的报告？（CRPR与SI的关系）
m0_61544122的博客
06-14 1005
就像上面说的，setup非同沿检查，这部分SI的影响要保留，报告里path delay的计算已经包含这部分值了，那crpr的值不需要再计算SI的影响了，这里clock reconvergence pessimism（crpr）的值就是report_crpr里的"Static"的值，而hold同沿检查，common path上SI影响要剔除，所以crpr的值就要包含SI的影响，clock reconvergence pessimism（crpr）的值就等于report_crpr里"Dynamic"的值。
Linux:ftrace & kprobetrace
mzhan017的博客
01-03 1736
这个kprobetrace类似基于事件的tracepoint（跟踪点）。不过这个是基于kprobes(kprobe and kretprobe)。所有kprobe可以探测的地方，都可以使用这个kprobetrace功能。也就意味着，除了带有__kprobes/nokprobe_inline 关键字的函数，还有带有标记NOKPROBE_SYMBOL的函数外，所有的其他函数都可以做kprobetrace。而且是可以动态做探测，不像tracepoint，是静态编译在内核模块里。
Wire Modelling, Cross-talk & Double-switching
zhuangdk的博客
12-28 1375
Wire Wire appears as a simple line in schematic diagrams, connecting two components. But they are equally important as transistors because they affect speed, power dissipation and reliability of the circuit. Wire Model Generally we think of wire to be i
PT静态时序分析 第七课
qq_38453556的博客
12-02 4023
第七课 Introduction to physical data why use physical data? wire load model 在逻辑层面(pre-layout)，PT软件中的时序模型如下所示： 实际布线后的时序模型如下所示： 基本单元的延迟和连线延迟的占比会根据工艺大小变化： ==在目前的工艺水平下，连线延迟占到了70%以上。==因此对连线延迟的准确性要求很高。 introduction to physical data parasitic versus SDF 物理参数分为
数字电路时钟无毛刺切换
u014070258的专栏
05-10 7558
在设计多时钟系统中，需要切换时钟源，这两个时钟可能是没有关联的（相位、频率），或者他们为倍数关系。这两种情况都有可能在开关时产生毛刺（glitch）,而系统上的毛刺对系统来说是危险的，他可能能够被一些寄存器捕获为触发边沿，而其他寄存器忽略此毛刺。 、 时钟切换的简单实现 在这种情况下就会出现毛刺，产生这种问题的根本原因是切换控制信号相对于时钟信号可以在任何时间里发生改变，本质是切换...
高速系统设计自学笔记——信号完整性4
lkyee的博客
04-15 519
电源完整性分析 在以上的关于信号完整性的分析中，我们讨论了反射、串扰，以及信号连接方式等问题，然而，这些问题的讨论都是建立在理想的电源完整性的基础之上的。在本节中，我们首先将讨论电源处于非理想状态下对电子系统带来的各种问题。然后，提出了在高速系统中解决电源完整性问题的设计方法，最后，对于和电源完整性密切相关的同步开关噪声SSN（Simultaneously Switching Noise）问题进行了讨论。 电源/地噪声在今天的高速设计中通常占据30%以上的噪声预算。由于电...
数字IC-ME-STA_Check
xxc_1992的博客
12-18 1113
GPIO的八种工作模式详解：浮空输入、带上拉输入、带下拉输入、模拟输入、开漏输出、推挽输出、开漏复用输出。（1）浮空输入_IN_FLOATING浮空输入顾名思义,浮空就是 浮在空中.也就是没有什么把他拉下来,也没有什么把它拉上去。特点：电压的不确定性,它可能是0V,也可能是VCC,还可能是介于两者之间的某个值(最有可能).。浮空一般用来做ADC输入用、可以做KEY识别、RX，这样可以减少上下拉电阻对结果的影响。（2）带上拉输入_IPU带上拉输入上拉就是把电位拉高，比如拉到Vcc。
Why FF has Setup & Hold time?(setip/hold的产生原因)
cy413026的博客
11-18 1975
本文摘自知乎Steve的Why FF has Setup & Hold time? 对于setup和hold的定义大家都知道，也相信大家都理解它，应用起来很顺手，看看以下几个问题，如果你不知道可以看看本文。 FF为什么有setup和hold time的要求？ 理想情况下hold time按定义是基本满足的，那么violation产生的本质是什么？ 某些library，setup...
vc++经典技巧总结
热门推荐
尹成的技术博客
12-31 4万+
  1．"属性页的添加：创建对话框的类，该类要从CpropertyPage继承；然后在要添加该对话框为属性页的类(头文件)里创建CpropertySheet类的一个对象m_tabsheet和新创建的对话框类的对象m_skatch；最后，在.cpp文件里的OnInitDialog()之类的函数里实现如下代码：m_tabsheet.Create(this, WS_CHILD | WS_VISIBL
板凳——————————————————c++(104)
fengye207161的博客
03-13 1656
c++ Primer Plus (第六版) #if 0 #include int main(){ unsigned int yards {}, feet{}, inches {}; std::cout << "Enter a distance as yards, feet, and inches " << “with the three values separated by spaces:” << std::endl; std::cin >> yards
PBA（Path Base Analysis）想说爱你不容易（静态时序分析基础篇）
weixin_37584728的博客
05-18 8839
PBA（Path Base Analysis）想说爱你不容易（静态时序分析基础篇） 在数字 IC 后端设计实现中, 我们常常能听到 GBA 和 PBA 这两个概念。特别是在 Timing signoff 最后阶段，碰到有 5ps 的 setup violation，而且很难 fix。这时候大家都会想到能不能 P 掉。这里说的 P 掉，就是指能不能报下 PBA 模式下是否还有 timing margin。今天吾爱 IC 社区的小编跟大家分享下这两个概念以及它们的应用场景。另外，吾爱 IC 微信技术交流群继续对
时序分析基本概念介绍——SI/crosstalk/delta delay/noise/timing Window
qq_34326957的博客
07-05 6730
信号完整性（Signal Integrity）指的是在周围高频电磁干扰环境中依然能够保持信号稳定的能力；串扰（Crosstalk）指的是相邻的两条或多条net之间的耦合电容带来的相互影响。随着工艺越来越先进，布线密度越来越高，串扰带来的影响越来越重要。在先进工艺节点下，对于STA的check，通常会引入SI（signal integrity）分析。在芯片的电学特性中，时序、串扰和功耗是三项相互相关的重要分析内容。
什么是串扰crosstalk
weixin_52636726的博客
01-11 3249
串扰是芯片后端设计中非常普遍的现象，它会造成逻辑信号的预期之外的变化。消除串扰的影响是后端的一个重要课题。 首先，什么是串扰？它是如何产生的？芯片的信号线之间会存在耦合电容，因此一条信号线的变化会影响周围的线（信号线之间的耦合电感一般可以忽略）。对于工程师来说了解这么多就可以了，不过这样的解释有点循环论证的感觉，因为耦合电容就是因为两端金属线互相影响而抽象出来的概念。最根本的原因就是一条信号线的跳变会造成周围空间电磁场的变化，而变化的电磁场会在周围的导线感应出电流。十几年前老的工艺可能还可以忽略寄生电容，
数字后端IC设计基本概念
m0_60873488的博客
05-26 1万+
由于金属导体中电场的作用导致金属离子的迁移。后造成芯片中的net短路或者断路，从而影响芯片的寿命。在芯片设计中往往通过电流密度判断EM的影响，两者为正比关系，即电流密度大的地方，EM影响大。一般需要遵守EM spec(每个金属层规定的最大电流密度）。当设计中的电流密度超过上述的spec时，需要通过减小电流密度的方法解决。金属的电流密度由其通过的电流大小和相应的横截面积有关，所以可以通过减小电流和增大横截面积的方法来减小电流密度。由于，金属的厚度一般不能改变，因此一般通过。
数字IC-ME-STA
xxc_1992的博客
02-11 5826
本文属于静态时序分析基础知识。
Signal Integrity: Crosstalk Delay 和 Crosstalk Noise-1
weixin_50437242的博客
08-27 1029
第二步是delay calculation，这一步里一般会进行两轮，第一轮是对上一步选拔得到的nets 先进行一轮保守的delay 分析，即对每个 aggressor net 使用无限的timing window(或者说不考虑timing window)，这样就是不管实际中的 victim net和aggressor net有没有timing window 的overlap，都认为他们有overlap，这样能保持一定的悲观度。一般影响它的因素有 驱动的大小、耦合电容的大小以及电阻的大小等。
STA静态时序检查笔记整理
u011974971的博客
03-27 1445
============读取link db文件=============PrimeTime的userguide可以参看如下网站（2019版）#=======读取spef文件============#====读取sdc文件============#=====设置变量=============#=======读取网表文件=========#=========设置参数========#========设置条件=========
STA | 9. 串扰，窗口以及CRPR对Delta Delay的处理方式
graymount的博客
05-22 6180
一切烦恼的根源来源于执念，串扰和噪声则来源于电容两端电压差不能突变。串扰可以定义为一条Net电平变化导致邻近的net电平的波动。这种波动可能对受害Net的时序带来变化，甚至可能造成功能的...
Prime time官方教程笔记(静态时序分析) （一）
旺旺家族的传说
10-13 2万+
来自Synopsys 客户培训服务 适用于prime time 2019.03-sp3及以下版本 使用primetime完成static timing analysis和signal integrity ananlysis 静态时序分析和信号完整性分析分以下几步: 读入设计,库,parasitic data 和约束; 在生成报告之前,debugging STA的约束; 创建恢复保存的会话; 为summary timing 和noise生成和解释报告 使用PO
double switch
最新发布
08-09
"Double Switch"通常不是计算机编程的专业术语，它更像是游戏或者某些控制系统中的一种操作描述，比如在一些游戏中可能会有一个双开关系统，用于控制两个独立的功能或设备。但在编程上下文中，尤其是像C++这样的语言，它更可能是指"double dispatch"或者"多重条件转换"。 在C++中，"double dispatch"是虚函数表（Virtual Function Table, VFT）和模板多态结合的产物，允许你在基于类的对象上调用行为取决于实际类型的方法。这通常发生在回调、策略模式或者类型安全的元编程场景中。简单来说，就是通过一个函数指针，根据动态类型来决定调用哪个函数。 如果你是指其他含义或想了解编程里的双开关机制，那可能需要更多的上下文信息。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

拾陆楼

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值