innovus：如何让部分sink长到target insertion delay的长度

最新推荐文章于 2024-11-06 09:59:41 发布
最新推荐文章于 2024-11-06 09:59:41 发布
阅读量418 收藏
点赞数 6
分类专栏： 数字后端设计（ICC2+INNOVUS+Starrc+PT） 文章标签： 后端 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_61544122/article/details/141716645
版权

487b174ba80b4d61905d886d84366879.png

4288c20689ca44bc83054d801e5612e9.png

我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

拾陆楼知识星球入口

80c2408488bf4d4196155118393f64a3.png

来自星球提问：

d9b7b2e0a7e24fb4a1b4b9d113021ea8.png

参考命

了解本专栏 订阅专栏 解锁全文 超级会员免费看
拾陆楼
关注
专栏目录
订阅专栏
ICC2：insertion delay会拉长同一skew group其他sink吗？
m0_61544122的博客
08-21 124
效果如下图，在generate clock的位置设置了skew group，让后面的sink不与master clock下的其他sink balance，紫色的ff就是设置balance points的ff。所以结论就是：insertion delay不会拉长同一skew group下的其他sink。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？
转载-数字电路设计时钟与约束（一）
dxz44444的博客
02-27 2147
1.时钟/时钟树的属性 一般的时钟，我们都指的是全局时钟，全局时钟在芯片中的体现形式是时钟树。 时钟树，是个由许多缓冲单元(buffer cell)平衡搭建的时钟网状结构，如下图所示: 实际的时钟除了周期／频率、相位、沿、电平属性外，还有其他的属性，也就是：不是下面这样子规规整整的： 　　实际的时钟属性（“实际的buff”）： 　　①时钟的偏移（skew）： 　　时钟分支信号在到达...
数字IC后端小白学习日志---009 day（05脚本与实战-clock）
LEBRON599的博客
07-05 1533
断更很久，最近两天把这个项目剩余的给补上。剩下的脚本可以理解为主要是给工具一些约束，或者进行一些设置，目的是来告诉工具，工具应该怎样做。place之后所有的Stdcell都已经摆放好了，Timing做了一轮的优化，但是Place之后的Timing有个重要的特点：clock tree的Timing是ideal的，也就是理想的clock tree（clock tree上的delay还都是0）。这就导致了所有的clock之间是没有skew的，也就是clock之间没有delay。
clock tree and skew
oTobias的博客
01-15 2666
Clock Trees and Skew Groups Clock trees and skew groups are the two key object types used in the CCOpt clock specification. The term object is used here because clock tree and skew group objects can b...
PR-CTS-Clock Tree Reference
m0_68447251的博客
06-04 1252
PR-CTS-Clock Tree Reference
数字后端三千问——No.2
Tao_ZT的博客
07-25 1419
最近把我们三个群里各位学友们的提问解答整理了一下，这是一份宝贵的知识库，应当整理成文档。由于编辑码字很慢，暂时每次整理十个问题，全部发完以后会按照功能分类编辑做成合集。这...
数字IC后端流程——(四)时钟树综合Clock Tree Synthesis
热门推荐
sinat_41774721的博客
03-11 1万+
参考原博地址：https://blog.csdn.net/weixin_46752319/article/details/107387584 ICC时钟树综合 时钟树综合就是指从某个clock的root点长到各个sink点的clock buffer/inverter tree。工具试图将某个clock所属的所有sinks做到相同长度，即尽可能的使一个时钟信号到达各个终端节点的时间相同。   
innovus：set_clock_latency与insertion_delay
m0_61544122的博客
10-10 102
当1ns clock latency设置在capture上，在report_timing报告中体现在other end arrival time以及capture clock path的Arrival Time上。因为-1ns的insertion delay存在，所以skew group报告中显示的Arrival (ns)是减1ns的结果，即1.819-1=0.819 ns。CTS阶段create_ccopt_clock_tree_spec之后，spec中会产生对应的insertion_delay命令。
innovus：设置长tree用的delay corner
m0_61544122的博客
10-18 46
ICC2长tree的active scenario是用set_scenario_status -active true命令设置的，innovus的active scenario(view)是set_analysis_view中-setup和-hold设置的，每个阶段可以通过set_analysis_view去配置不同view，使用update_analysis_view去更新view的sdc和delay corner。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？
innovus：报告到clock root物理距离最远的sink
m0_61544122的博客
10-24 518
分析clock tree的时候可以看到一些delay detour buffer，其作用是为了满足balance的要求不得已去垫delay，在版图上兜兜绕绕的插buffer，这时候分析就需要找到把它们拉长的原因，单纯分析latency最到的部分sink未必能找到原因，而找到距离root最远的sink也有很高的参考价值。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？
innovus：报告skew group平均tree长度脚本
m0_61544122的博客
07-03 665
通常给top做cts时需要反标clock network delay，也就是block内平均的tree长。以下是报告平均长度的脚本。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？
innovus：set_ccopt_property基本用法备忘录（中）
m0_61544122的博客
11-09 2852
我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？
学习数字电路-时序约束
u011393762的博客
11-03 5861
本文转载IC_learner - 博客园 数字IC之路-SDC篇（一）：基本的时序路径约束_u012675910的博客-CSDN博客_sdc约束 RTL代码描述了电路的时序逻辑和组合逻辑，即RTL代码体现了电路的寄存器结构和数目、电路的拓扑结构、寄存器之间的组合逻辑功能以及寄存器与I/O端口之间的组合逻辑功能。但代码中并不包括电路的时间(路径的延时)和电路面积(门数)。综合工具现在不能很好地支持异步电路，甚至不支持异步电路，因此时序路径的约束主要是针对同步电路的，关于异步的电路的约束，后...
时序分析基本概念介绍<Latency>
Tao_ZT的博客
07-16 8472
今天要介绍的时序分析基本概念是Latency,时钟传播延迟。主要指从Clock源到时序组件Clock输入端的延迟时间。它可以分为两个部分：时钟源插入延迟（source ...
CTS实践
zt5169的博客
06-25 5369
CTS实践第一、CTS时钟树优化(CTO)第二、CTS时钟树实践（一）应对大的插入性延迟insertion delay。（二）不合理的skew偏差（三） CTS不正常（1） Stop/sync pin停止(同步)引脚：（2） Exclude/ignore pin排除(忽略)引脚：（3） Floating pin 浮点(隐式停止或宏模型)引脚：（4） Explicit stop/sync pin 显...
markdown时间线，时序图
Kp0fS的草稿纸
09-11 6481
项目 时间时间管理，图是什么图？ 甘特图 markdown可以绘制甘特图吗？ #下边是时序图 Alice -> Bob:Hello Bob, How are you? Note right of Bob: Bob thinks Bob -> Alice: I am good thanks! ```sequence #下边是时序图 Alice -> Bob:Hello Bob, How are you? Note right of Bob: Bob think...
innovus：ccopt_design先长部分clock tree操作
m0_61544122的博客
10-15 57
这步结束后不需要对sub clock tree设置don't touch，因为后面会ignore这个clock。如果只是需要先长部分clock再长剩下的，那就需要用到set_ccopt_property opt_ignore。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？
innovus：max_delay与path adjustment
m0_61544122的博客
06-04 710
一些过约束的path，比如端口in/out上的时序，我们需要让它更乐观以免过修浪费资源，反而让需要clean的path没修干净。这时候我们常用set_path_adjust_group和set_path_adjust命令。sdc中通常也会对input/output 端口做max delay约束（report中以path delay形式存在），让data path长度合乎要求，这个值和path group adjustment是可以同时存在的。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？
后端SpringBoot及vue proxyTable解决跨域
最新发布
qq_42059717的博客
11-06 193
昨天上线项目遇到了一个奇怪的问题，本来服务实在腾讯云的轻量应用服务器的，但是迁移到一个香港的服务器之后就出现了各种各样的问题。Nginx 开启Https Springboot开启Https，先后出现了噔噔蹬蹬但是我其实已经部署了一个项目了的，那个用的proxyTable,新部署的这个用的是里边的env控制的。后来改成proxyTable就好了。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

拾陆楼

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值