德州仪器 ADC128S102 使用

目录

特点

描述

---

特点

• 8个输入通道
• 可变电源管理
• 独立模拟和数字电源
• 封装了16个引脚

主要规格

转化率	500 KSPS ~ 1 MSPS
最低有效值（最大值）微分非线性	(VA=VD=5.0 V) +1.5 / −0.9
最低有效值（最大值）积分非线性	(VA = VD = 5.0 V) ±1.2
功耗	供电3V时2.3mW 供电5V时10.7mW

描述

        ADC128S102是一个低功率、8通道、CMOS12位模数转换器指定转换吞吐率为500ksps到1MSPS。该转换器是基于连续逼近寄存器架构，具有内部的跟踪和保持电路。它可以配置为最多接收8个输入信号在IN0到IN7。

        输出的串行数据是直接二进制并且兼容一系列标准，比如SPI、QSPI、MICROWIRE和很多普通DSP串行接口。

        ADC128S102可以通过独立的模拟和数字电源进行操作。模拟电源电压（VA）范围是+2.7V到+5.25V，数字电源电压（VD）范围是+2.7V到VA。

        分别的，供电3V时正常功耗为2.3mW，供电5V时功耗10.7mW。掉电工作模式会减小功耗，3V电源供电时会减小0.06µW，5V供电时电源时会减小0.25µW。

        ADC128S102以TSSOP封装了16个引脚。确保在-40°C至+105°C的扩展工业温度范围内运行行。

 引脚布局和功能

引脚功能

Pin	I/O	描述
AGND	Supply	给模拟电源和信号提供接地。
CS	IN	芯片选择，转换的进程在CS下降的边缘开始，并且如果CS持续低位转换的进程继续。
DGND	Supply	给数字电源和信号提供接地。
DIN	IN	数字信号输入，当SCLK在上升边缘时，ADC128S102的控制寄存器通过这个引脚加载。
DOUT	OUT	数字信号输出，当SCLK在下降边缘时，输出的片段从这个引脚计时输出。
IN0~IN7	IN	模拟信号输入，这些信号的范围从0V到VREF
SCLK	IN	数字时钟输入，要确保从这输入的工作频率范围为8MHz到16MHz。这个时钟直接控制转换和读出的过程。
VA	Supply	正模拟电源引脚，电压也用于参考电压，这个引脚应该连接+2.7V到+5.25V。
VD	Supply	正数字电源引脚，这个引脚应该连接到+2.7V~VA的电源。

程序

        CS，片选引脚，它发起转换并对串行数据传输进行帧化。SCLK，它控制着串行数据的转换过程和时间。DOUT是串行数据的输出引脚，转换结果在这里通过串行数据流的方式输出，最高有效位优先。要写入ADC128S102的寄存器的数据在DIN，串行数据输入接口。在每次转换中新的数据都会被写入。

        串行数据帧，在CS下降时启动，在CS上升时结束。每帧必须包含16整数倍的上升沿时钟（SCLK）。当CS处于高电平时，ADC的DOUT引脚处于高阻抗状态，低电平时活跃。因此，CS是输出使能。类似的，当CS被拉高时，SCLK会内部断开。在SCLK的前3个周期，ADC处于追踪模式，获取输入电压。在后面13个SCLK周期转换完成并且数据时钟输出。SCLK的下降沿1至4时钟输出前导零，而下降沿5至16时钟输出转换结果，最高位先输出。如果在一个帧中存在多个转换（连续转换模式），ADC将在第N16个上升沿的下降沿重新进入跟踪模式，并在第N16+4个下降沿重新进入保持/转换模式。这里的"N"是一个整数值。

        ADC128S102在三种不同情况下会进入追踪模式。在图1中，CS变低，SCLK位于高电平时，ADC在第一个下降沿进入追踪模式。第二种情况，CS变低，SCLK保持低电平。在这种情况下，ADC自动会将CS的下降沿视为第一个SCLK的下降沿。第三种情况，CS和SCLK同时变低，ADC进入追踪模式。对于CS和SCLK的上升沿没有时间限制，但请参考图3中关于CS的下降沿与SCLK的上升沿之间的建立时间和保持时间要求。

        当转换正在进行时，当CS下降后，在前8个SCLK上升沿，下个转换输入的地址通过DIN引脚时钟输入到控制寄存器中。见表1、表2和表3。

        由于ADC128S102可以在上电后第一次转换后立即获取输入信号的完整分辨率，不需要进行上电延迟或者虚拟转换。上电后的第一次转换的结果将是IN0的转换结果。