RISC_V单周期CPU设计

最新推荐文章于 2024-05-01 07:55:54 发布
最新推荐文章于 2024-05-01 07:55:54 发布
阅读量776 收藏 16
点赞数 3
文章标签： risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_63783611/article/details/130822196
版权

个人课程学习所作，仅供参考

Verilog代码文件已丢失......

目录

支持指令

数据通路

模块代码

 SingleCycleCPU​

PC​

InstructionMemory​

Control​

ALUControl  

ImmExt                                                                                                                     

Registers                                                                                                                  

ALU_Src                                                                                                        

ALU            

DataMemory                       

Result_Mux                           

shift_left_1              

PC4_Add           

Branch_Add                              

Branch_Mux                   

仿真测试

1.指令逐条仿真

2.矩阵相减仿真测试

支持指令

设计支持6种类型的15条指令

6种类型的指令格式

 指令对应的op码、funct3/7字节

opcode[6:0]

funct3[12:14]

funct7[25:31]

R_type

add

0110011

000

0000000

sub

0110011

000

0100000

sll

0110011

001

0000000

xor

0110011

100

0000000

and

0110011

111

0000000

or

0110011

110

0000000

I-type

addi

0010011

000

XXXXXXX

ori

0010011

110

XXXXXXX

xori

0010011

100

XXXXXXX

andi

0010011

111

XXXXXXX

lw

0000011

010

XXXXXXX

U-type

lui

0110111

XXX

XXXXXXX

S-type

sw

0100011

010

XXXXXXX

B-type

beq

1100011

000

XXXXXXX

J-type

jal

1101111

XXX

XXXXXXX

数据通路

数据通路

模块代码

代码结构

  1.  SingleCycleCPU

     

  2. PC

     

      

  3. InstructionMemory

                                                                                                                                                              

  4. Control

     

  5. ALUControl  

     

  6. ImmExt                                                                                                                     

     

  7. Registers                                                                                                                  

     

  8. ALU_Src                                                                                                                   

     

  9. ALU                                                                                                                                                                                                                                           

     

  10. DataMemory                                                                                                             

     

     

  11. Result_Mux                                                                                                              

     

     

  12. shift_left_1                                                                                                               

     

     

  13. PC4_Add                                                                                                                  

     

  14. Branch_Add                                                                                                             

     

     

  15. Branch_Mux                                                                                                             

     

     

仿真测试

1.指令逐条仿真

2.矩阵相减仿真测试

 

 

 

 

 

 

非师益友
关注
  • 3
    点赞
  • 踩
  • 16
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
riscv 32单周期处理器cpu，工程基于vivado，指令集rv32i,systemverilog编写
gZzqqAXFn的博客
11-21 623
RISC-V 32 单周期处理器 CPU 是一种新型的 CPU 设计，其指令集采用 RISC-V 指令集，并且基于 Vivado 工程开发。RISC-V 32 单周期处理器 CPU 是一种新型的 CPU 设计，其具有简单、直观的架构设计和清晰的代码结构。riscv 32单周期处理器cpu，工程基于vivado，指令集rv32i,systemverilog编写，结构简单，指令存在ram中，可仿真，代码结构清晰，适合初学者学习，并赠送包括riscv中文手册和riscv指令集文档的中文版本。
Risc-V单周期CPU设计思考
weixin_46645439的博客
05-26 3047
Risc-V单周期CPU设计思考 今年学校课程改革，计算机组成课开始教学Risc-V，写单周期CPU的时候发现网上好像大多都是MIPS的CPU设计，所以就把自己关于设计Verilog的一些思路整理出来。看完同学的设计之后再一次确定了我非常非常菜，本文就仅供参考。（为防影响以后的教学作业，大多数源代码已经隐去、并未将宏等解释性语言加入博客）。 文章目录Risc-V单周期CPU设计思考基础指令集的实现Control模块ImmGen模块ALU Control、ALU（与Comparator）模块Instructi
riscv-cpu:简单的单周期RISC-V CPU
04-10
单周期CPU 简单的单周期RISC-V CPU 目录 目录结构 ├── Core │   ├── ALU │   │   ├── AddSubUnit │   │   │   ├── add_sub32.v │   │   │   └── CLA │   │   │   ├── cla_16bit.v │   │   │   ├── cla_32bit.v │   │   │   ├── cla_4bit.v │   │   │   └── cla_8bit.v │   │   ├── alu.v │   │   └── Shifter │   │   └── shifter.v │   ├── control_unit.v │   ├── dff.v │   ├── imm_decode.v │   ├── mux.v │   ├── regfi
RISC-V 32位单周期处理器CPU设计教程：基于Vivado、RV32I指令集，适合初学者学习，附中文手册和指令集文档
最新发布
QDAtpoyX的博客
05-01 551
通过对该工程的学习，读者可以掌握处理器设计的基本原理和方法，并深入理解RISC-V指令集的各种特性和用法。本文将详细介绍该处理器的设计思路，包括数据通路和控制单元的设计、指令解码和执行过程、寄存器的读写以及存储器的操作等。riscv 32单周期处理器cpu，工程基于vivado，指令集rv32i,systemverilog编写，结构简单，指令存在ram中，可仿真，代码结构清晰，适合初学者学习，并赠送包括riscv中文手册和riscv指令集文档的中文版本。（以上为机器生成的文章开头，仅供参考）
单周期RISC-V架构CPU的设计---设计篇
qq_43186162的博客
07-28 5479
本文采用RISC-V架构设计CPU，实现单周期CPU，设计取指、译码、执行、访存、写回五个阶段，扩展实现了RV32I指令集，通过该指令集所有指令的仿真测试。工具采用了iverilog和GTKwave。（具体仿真调试过程见下一篇文章）
从零开始设计RISC-V处理器——单周期处理器的设计
热门推荐
qq_45677520的博客
01-10 3万+
系列文章目录 （一）从零开始设计RISC-V处理器——指令系统 （二）从零开始设计RISC-V处理器——单周期处理器的数据通路 （三）从零开始设计RISC-V处理器——单周期处理器的控制器 （四）从零开始设计RISC-V处理器——单周期处理器的指令仿真 文章目录系列文章目录前言一、CPU如何执行指令？二、存储器1.指令存储器2.数据存储器总结 前言 上一篇文章 中已经详细介绍了计划实现的37条指令，今天开始设计处理器的数据通路。 一、CPU如何执行指令？ CPU包括控制器和数据通路，数据通..
基于RISC-V架构的45条指令单周期CPU设计——第1章
Weng Shihao's blog
01-20 2655
指令选取 前言 本次设计选取 RV32I 和 RV32M 大部分可实现的指令，其中囊括 R 型、I 型、 U 型、S 型、B 型、J 型指令 R 型指令 R 型指令格式： I 型指令 I 型指令格式： U 型指令 U 型指令格式 S 型指令 S 型指令格式： B 型指令 B 型指令格式： J 型指令 J 型指令格式： ......
risc-v处理器设计
qq_48528105的博客
04-21 5295
RISC-V CPU设计-绪论及单周期CPU设计绪论第一章：单周期CPU设计①：pc_reg②：IF阶段③：ID阶段③ EX阶段注释也是必不可少的 绪论 为了更好的学习和理解RISC-V处理器设计，在阅读了计算机组成与设计软硬件接口RISC-V这本书后，我决定自己动手写一个简单的CPU，下面我将分享整个设计的过程，本过程是我个人学习的一个记录，仅供参考，我的代码水平不高，作为一名跨专业考生我只是学习了半年的的verilog，代码质量肯定不是很高，顺便一提，整个CPU基本都是我根据书上的图来搭建的，可能代码
单周期CPU设计
allen_tony的博客
06-30 835
比双周期简单，需要讲解和文件说明的可以评论并留邮箱，给发过去，这里只贴代码！ `timescale 1ns / 1ps //////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 17:51:43 0
机组大作业：基于RISC-V架构的45条指令单周期CPU设计
01-20
在本机组大作业中，我们将深入探讨基于RISC-V架构的单周期CPU设计。RISC-V，全称为“Reduced Instruction Set Computer - Version 5”，是一种开放源代码的指令集架构，旨在提供简单、高效且可扩展的计算平台。这个...
基于 Logisim 的 RISC-V 处理器设计（单周期）
05-30
在本文中，我们将深入探讨如何使用 Logisim 设计一个基于 RISC-V 架构的单周期处理器。RISC-V 是一种开放源码指令集架构（ISA），它以简洁、高效和可扩展性著称，已被广泛应用于各种嵌入式系统、物联网设备以及高...
单周期处理器设计
05-26
由简单与非门等搭建单周期cpu 实验目的： 进一步理解数据通路、控制通路等基本概念 掌握处理器中控制器的基本设计方法 进一步理解单周期处理器以及多周期处理器的工作原理和设计思路 实验要求： 设计和实现一个单周期处理器（60%） 可执行至少7条MIPS指令，add、sub、ori、lw、sw、beq、j 编写测试程序的二进制代码，测试实现的电路 撰写实验报告，dead line：5.19 设计和实现一个多周期处理器（40%） Dead line：6.6 实验环境： PC + Logisim
单周期处理器-RISC-V架构
01-14
单周期处理器-RISC-V架构
单周期RISC-V架构CPU的设计
07-28
单周期CPU意味着每个指令在一个时钟周期内完成，包括取指、解码、执行、写回等步骤，这要求高度优化的硬件设计。 1. **指令流水线设计**：单周期CPU通常采用硬连线控制，所有操作在一个时钟周期内同步进行。这需要...
riscCPU.zip_risc v_risc v 8位_risc_v_八位cpu_八位risc
07-15
2. **流水线设计**：8位CPU可能采用简单的单周期或者更复杂的多级流水线设计，以提高执行效率。 3. **寄存器管理**：设计合理的寄存器布局，以支持指令的高效执行。 4. **中断处理**：在8位环境中，中断处理机制...
P2_MIPS多周期cpu设计_
10-01
《MIPS多周期CPU设计详解》 MIPS（Microprocessor without Interlocked Pipeline Stages）是一种精简指令集计算机（RISC）架构，以其简洁高效的设计理念，在计算机硬件领域有着广泛的应用。本文将深入探讨实现MIPS-...
RISCV架构单周期CPU设计
weixin_45209331的博客
03-02 805
riscv架构单周期cpu设计
计算机组成原理实验——五、单周期CPU设计
qq_50737715的博客
01-03 3105
实验目的 1. 掌握指令执行过程的5个阶段 2. 掌握每条指令的数据通路选择 3. 掌握译码器和控制器的功能和实现 4. 掌握数据输入输出处理的方法 5. 实现risc-v中RV32I指令的单周期CPU 6. 利用实现的risc-v CPU实现平方数 二．实验内容 1. 实现risc-v中37条RV32I指令的单周期 cpu； 2. 完成1后在该cpu上实现斐波那契数。
RISC-V单周期处理器设计（指令和控制器）（二）
小张爱学习哦的博客
03-22 5446
RISC-V单周期处理器指令和控制器
risc-v单周期cpu 设计32位
03-16
RISC-V单周期CPU是一种基于RISC-V指令集架构的处理器，采用单周期设计，每个指令执行的时间相同。该CPU的数据宽度为32位，可以处理32位的数据。它的设计简单，易于实现，适合用于一些简单的嵌入式系统中。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值