基于RISC-V架构的45条指令单周期CPU设计——第1章

已于 2022-08-04 01:48:27 修改
阅读量2.6k 收藏 34
点赞数 1
文章标签： 计算机组成原理大作业‘ RISC-V
于 2021-01-20 18:39:56 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_44537408/article/details/112908033
版权

完整目录
完整代码和论文

指令选取

前言

本次设计选取 RV32I 和 RV32M 大部分可实现的指令，其中囊括 R 型、I 型、
U 型、S 型、B 型、J 型指令

R 型指令

R 型指令格式：
在这里插入图片描述在这里插入图片描述

I 型指令

I 型指令格式：
在这里插入图片描述
在这里插入图片描述

U 型指令

U 型指令格式
在这里插入图片描述在这里插入图片描述

S 型指令

S 型指令格式：
在这里插入图片描述

B 型指令

B 型指令格式：
在这里插入图片描述

J 型指令

J 型指令格式：
在这里插入图片描述
在这里插入图片描述

Shihao Weng
关注
  • 1
    点赞
  • 踩
  • 34
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 2
    评论
【RISC-V学习】《手把手教你设计CPU——RISC-V处理器》笔记（二）2021.11.11
qq_41876038的博客
11-11 2530
本文只针对RISC-V的相关内容大纲进行整理，对于蜂鸟E200处理器的内容基本上简要略过。且内容只是大纲部分，便于对本文有全局的理解，以及便于今后的翻阅查找。 第二部分 手把手教你使用Verilog 设计CPU 第五章 蜂鸟E200设计总览和顶层介绍 第五章主要以蜂鸟E200为具体实例介绍如何设计一款RISC-V CPU，从宏观入手，介绍若干处理器设计的总览要诀。 本章可以让我们清楚设计RISC-V CPU要从哪几个方面进行考虑，不需要清楚具体的实现细节。 5.1 处理器硬件设计概述 1.架构和
Risc-V单周期CPU设计思考
weixin_46645439的博客
05-26 3393
Risc-V单周期CPU设计思考 今年学校课程改革，计算机组成课开始教学Risc-V，写单周期CPU的时候发现网上好像大多都是MIPS的CPU设计，所以就把自己关于设计Verilog的一些思路整理出来。看完同学的设计之后再一次确定了我非常非常菜，本文就仅供参考。（为防影响以后的教学作业，大多数源代码已经隐去、并未将宏等解释性语言加入博客）。 文章目录Risc-V单周期CPU设计思考基础指令集的实现Control模块ImmGen模块ALU Control、ALU（与Comparator）模块Instructi
机组大作业：基于RISC-V架构的45条指令单周期CPU设计
01-20
内含CPU所有Verilog源码、论文详细解析，作业成绩为优秀 所有代码和论文皆为原创，严禁二次转载！
从零认识cpu之RISC-V架构（三）构建一个单周期CPU详细教程
最新发布
weixin_47138614的博客
06-16 2122
构建一个简单的单周期risc-v处理器
RISCV架构单周期CPU设计
weixin_45209331的博客
03-02 872
riscv架构单周期cpu设计
riscv-cpu:简单的单周期RISC-V CPU
04-10
单周期CPU 简单的单周期RISC-V CPU 目录 目录结构 ├── Core │   ├── ALU │   │   ├── AddSubUnit │   │   │   ├── add_sub32.v │   │   │   └── CLA │   │   │   ├── cla_16bit.v │   │   │   ├── cla_32bit.v │   │   │   ├── cla_4bit.v │   │   │   └── cla_8bit.v │   │   ├── alu.v │   │   └── Shifter │   │   └── shifter.v │   ├── control_unit.v │   ├── dff.v │   ├── imm_decode.v │   ├── mux.v │   ├── regfi
基于RISC-V架构的45条指令单周期CPU设计——第6章
Weng Shihao's blog
01-21 528
完整目录 完整代码和论文 云平台运行二分查找算法 二分查找汇编代码及初始化 算法描述：在数组：1 2 3 4 5 6 7 8 9 10 中用二分查找算法查找 3 所在下标的位置。如 果运行正确，结果应输出 2 RISC-V Assembly 插件撰写代码： 具体代码如下： 翻译成十六进制指令： 将上述代码翻译成十六进制指令，并初始化指令寄存器： 初始化存储器： 行为仿真测试： 其中 result 结果为 2，结果正确。 各部件连线图： 平台测试结果： 结果分析： 平台运行结果与上述行为仿真结果一致，此
RISC_V单周期CPU设计
m0_63783611的博客
05-23 787
基于RISC_V的简单单周期CPU设计，支持6种类型的15条指令。
基于RISC-V架构的45条指令单周期CPU设计——第0章
Weng Shihao's blog
01-20 2019
摘要： 对于 RISC-V 架构，本文实现了一种基于此架构的 45 条指令单周期非流水线 的 CPU。实现方式是事先设计好指令所需的组件、各类控制信号的取值、各类指 令的数据通路，然后基于 Vivado2018.3 用 Verilog 语言进行硬件描述将以上思 路实现。其中，用 Vivado2018.3 自带的行为仿真进行 45 条指令的行为级测试， 所有指令测试均通过，打包生成 IP，连接 PYQN 开发板和相应的 IO 接口，将打 包好的设计生成比特流，在 PYNQ 开发云 1 平台运行事先写好在 CP
从零开始设计RISC-V处理器——单周期处理器的设计
热门推荐
qq_45677520的博客
01-10 3万+
系列文章目录 （一）从零开始设计RISC-V处理器——指令系统 （二）从零开始设计RISC-V处理器——单周期处理器的数据通路 （三）从零开始设计RISC-V处理器——单周期处理器的控制器 （四）从零开始设计RISC-V处理器——单周期处理器的指令仿真 文章目录系列文章目录前言一、CPU如何执行指令？二、存储器1.指令存储器2.数据存储器总结 前言 上一篇文章 中已经详细介绍了计划实现的37条指令，今天开始设计处理器的数据通路。 一、CPU如何执行指令？ CPU包括控制器和数据通路，数据通..
RISC-V单周期处理器设计（基本介绍和数据通路）（一）
小张爱学习哦的博客
03-16 8346
RISC-V单周期处理器介绍和数据通路
单周期处理器-RISC-V架构
01-14
单周期处理器-RISC-V架构
32位单周期RISC处理器设计
12-18
详细介绍一个支持15条指令的MIPS CPU设计过程
RISCV常见指令的执行周期表
04-29
RISCV常见指令的执行周期表，用于评估和了解riscv的性能。
RISCV:Risc V | 单周期| 数据路径
04-03
RV32I单周期Logisim仿真 描述 该存储库包含在称为Logic Simulator上的RISC-V单周期32位处理器仿真 该电路包含两个RAM MAR（存储器地址寄存器）的32位ALU，32位数据总线，16KB ROM / RAM，12位地址总线。 寄存器文件包含32个寄存器，数据宽度为32位。 用于验证所有电路组件的故障排除代码。 零件 ALU 注册文件 内存地址寄存器 立即生成 控制单元 类型解码 控制解码 内存 分支电路 程序计数器 在指导下 先决条件工具 Logisim软件 金星在线模拟器 Github 设计程序 首先，学习RV32I指令集体系结构的基本指令并学习其功能。 要了解后端工作方式，请使用Venus Online RV32I Simulator。 该模拟器有助于更快地掌握指令背后的工作。 在Logic Simulator软件上，首先从程序计数器和存储器地址
计算机硬件基础课程设计：RISC-V单周期CPU设计与实现（详细报告及核心代码）
m0_74474725的博客
04-01 2731
立即数imm由立即数生成模块生成，根据I型运算类指令的指令格式，I型立即数的低12位imm[11:0]来自指令的31~20位，按照符号位扩展方法扩展得到32位立即数送给ALU， ALU完成具体的运算，运算的结果通过寄存器堆的数据写端口WD送rd寄存器保存，rd寄存器的地址WA来自指令的rd字段。这次经验对我未来的学习具有非常重要的意义。分支类指令的立即数是B型立即数，因为指令地址必定是偶数地址，为了扩大转移的地址范围，将指令中的12位立即数作为imm[12:1]，最低位固定为0，高19位填充立即数的符号。
基于RISC-V架构的45条指令单周期CPU设计——第7章
Weng Shihao's blog
01-21 1000
完整目录 完整代码和论文 心得体会 组员一： 这次实验花了许多时间，小组也一起熬了很多夜，主要还是因为要从头开始 学一些东西，比如 Verilog 编程，Vivado 封装线路设计，Python 测试代码撰写。 但是，收获是非常多的，经过这次实验，我了解了如何用 VHDL 设计一个硬 件，并且亲身实践地完成了，中途遇到好多好多困难，有时候真的会脾气非常暴 躁，但是当我做完了整个 CPU，并且在云平台运行测试二分算法成功，那种成就 感是非常强的。 经过本次实验，然我进一步理解了 RISC-V 架构的 CPU
yzh第九课 RISC-V单周期CPU设计
shimly123456的博客
01-06 69
啊 啊 啊 啊 啊 啊 啊 啊 啊 啊 啊 啊 啊 啊 啊 啊 PPA 是什么？性能、功耗、面积 Performance, Power dissipation，Area 啊 啊 啊 啊 a a a a a a a a a a a a ...
单周期RISC-V架构CPU的设计---设计篇
qq_43186162的博客
07-28 6153
本文采用RISC-V架构设计CPU，实现单周期CPU，设计取指、译码、执行、访存、写回五个阶段，扩展实现了RV32I指令集，通过该指令集所有指令的仿真测试。工具采用了iverilog和GTKwave。（具体仿真调试过程见下一篇文章）
基与RISC-V的45条指令单周期cpu 设计
05-31
基于RISC-V的45条指令单周期CPU设计，可以分为以下几个部分： 1. 指令存储器：用于存储程序的指令，采用ROM或者RAM实现。 2. 指令译码器：用于解析指令，确定需要执行的操作类型。 3. 寄存器堆：用于存储数据和指令执行过程中的中间结果，采用多个寄存器实现。 4. 运算单元：用于执行指令中的算术和逻辑操作，包括加减乘除等。 5. 存储器单元：用于执行指令中的存储和读取操作，包括Load和Store等。 6. 控制单元：用于控制指令执行的整个过程，包括指令的取出、译码、执行、结果写回等。 在单周期CPU设计中，每个指令都需要用一个时钟周期来完成。具体来说，CPU在每个时钟周期内完成以下操作： 1. 取指令：从指令存储器中取出指令，并将其送入指令译码器中。 2. 指令译码：根据指令的类型，确定需要执行的操作，并将对应的操作码发送给控制单元。 3. 操作执行：根据控制单元发送的操作码，执行对应的操作，包括算术和逻辑运算、存储器访问等。 4. 结果写回：将操作执行的结果写回到寄存器堆中。 在基于RISC-V的45条指令单周期CPU设计中，以上步骤都需要完成。需要注意的是，由于每个指令都需要用一个时钟周期来完成，因此在执行某些较复杂的指令时，需要多个时钟周期才能完成。如果需要更高的性能和效率，可以采用流水线等技术来优化CPU的设计。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Shihao Weng

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值