FPGA脚本仿真说明

脚本仿真说明

统一文件夹格式，使用固定的源文件， TB 文件， IP 仿真库路径，此后仿真便可使用同一仿

真脚本。

导出 Xilinx Vivado 仿真库

当设计文件调用 FIFO ， PLL ， DSP （数字信号处理）， FFT （傅里叶变换）等 IP 核时，仿真环

境必须添加 FPGA 器件对应的仿真库，以下是导出仿真库的操作步骤

1. 打开 vivado 软件

2. 使用 modelsim 编译 Zynq7000 对应的 IP 核仿真库

3. 编译时间较长，等待

4. 查看编译完成后的库文件

5. 当设计文件中使用某一 IP 核时，须在仿真脚本中添加对应的 IP 仿真库

编写仿真脚本

将仿真软件添加至系统环境变量

1. 搜索 path

2. 打开环境变量

3. 编辑系统环境变量

4. 定位 win64 文件夹

5. 将 modelsim 安装路径下的 win64 文件夹添加至系统环境变量

运行仿真

1. 打开仿真文件夹

2. 输入 vsim 并回车

3. 运行 do 文件

4. 仿真成功