器件布置和EMC注意事项

一.器件布置方法

器件布置必须满足产品的机械约束，一般参考如下

1.将螺丝钉孔和安装点的所有位置标记为隔离区

2.按照固定位置要求放置所有用户界面组件

3.将高功率电路和低功率电路以及噪声敏感电路分开

4.将相关组件分成小组，并尝试按照与相应信号流相匹配的逻辑顺序排列组

5.识别所有需要放置在MCU附近的关键部件，从MCU输入端口连接电源或接地的外部组件，例如：为输入信号提供去耦电容和滤波器组件

6.尽量减少电源回路和接地回路形成的面积

7.降低电源和地对MCU的共模阻抗

二.电源供电和接地走线

PCB板级电源和接地平面的布局对板级EMC性能至关重要，特别是在5V和12V的多电源系统中。使用PCB布局技术将地平面分成两部分，如图所示。一个定义为12V电路的返回路径，另一个定义为MCU的关键元件的5V的返回路径。来自12V地面的噪声不会通过地面痕迹与5V地面耦合

填满MCU下方的接地面，并将所有VSS引脚以相同的电位电平连接在一起

PCB布局中MCU的接地方式是影响MCU EMC性能的重要因素。它在MCU下面填充一个接地平面，并将所有VSS引脚连接在一起，这是一个很好的做法，以考虑EMC。该方法保证了所有MCU VSS引脚保持在相同的电位水平，同时也减小了从MCU到旁路电容的高频噪声回路上的电感。对于LQFP封装，MCU接地平面可以进一步扩展到封装引脚，实现MCU周围其他外围器件接地路径短，回路面积小。

三.去耦和旁路

旁路（bypass）电容：是把输入信号中的高频成分作为滤除对象；

去耦（decoupling）电容：也称退耦电容，是把输出信号的干扰作为滤除对象。

去耦电容和旁路电容都是起到抗干扰的作用，电容所处的位置不同，称呼就不一样了。

去耦用于隔离公共线路上电路之间的噪声。电源轨迹是从电压调节器到单片机的常见线路之一。

旁路是通过旁路电容分流阻抗通路来减少高频电流。

为MCU添加去耦和旁路电容的有效性非常依赖于加入位置和顺序，如图所示。MCU电源引脚(VDD和VSS)的PCB布局准则如下:

•在进入MCU的VDD和VSS引脚之前，将电源和接地线连接到去耦电容，然后将它们连接到旁路电容。

•将电源和接地线并联，尽量减少回路面积。

•将旁路电容尽可能靠近VDD和VSS对。

在进入MCU的VDD和VSS引脚之前，先将VDD和VSS引脚连接到去耦电容，然后连接到旁路电容。

去耦电容在集成电路电源和地之间有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5nH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1μF、10μF的电容，并行共振频率在2MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，其电容值可按C=1/F来计算，即10MHz取0.1μF，100MHz取0.01μF。

四.晶振震荡回路

连接与MCU的EXTAL和XTAL引脚对于外部噪声是非常敏感的。

PCB以保护环的形式布线地线，连接到外部引脚和XTAL引脚的地线可以最大限度地减少噪声耦合到晶体电路中。图中展示了一个示例，一般指导原则如下:

•不要在晶体电路附近或电路的底部放置任何信号迹(除接地迹)。

•将振荡器电路元件放置到外部引脚和XTAL引脚(晶体、反馈电阻和负载电容器)尽可能接近。

•选择内部振荡器作为时钟源，EMC性能更好。

•使用双层或多层PCB时，将负载电容的地直接连接到接地上。 选择最小总线频率以满足系统要求。

•在振荡器电路中应用最小trace长度。 使用合适的反馈电阻和负载电容值。

将负载电容和外部晶振用无电流地线包裹起来

如图所示，当交流大功率电路与低功率电路在同一电路板上并排涉及时，不同电路块的隔离是很重要的。在某些情况下，如果单板大小有限，您可能需要添加一个物理插槽以更好地隔离。同样，在PCB线和安装螺钉孔或板边缘之间预留足够的隔离空间以防止ESD。

五.芯片的输入和输出引脚

MCU的I/O端口配置为输入功能，与输出功能相比，对噪声更敏感。通常，为每个输入函数引脚添加RC滤波器，以减弱外部噪声源注入引脚的噪声。滤波器的位置应该靠近引脚。RC滤波器的值取决于输入信号及其特性(数字或模拟，以及变化率)。串联电阻的典型值为100 Ω ~ 1 kΩ，滤波电容的典型值为1000 pF ~ 0.1 μF。RESET_b和NMI_b是Kinetis E MCU中的特殊引脚。RESET_b引脚的去耦电容放置和两个引脚的外部上拉都应该被认为是电源引脚滤波。建议尽量减少电容的接地回路和这些引脚的上拉电阻的VDD回路。不要将未使用的I/O引脚连接到任何东西。使其浮动，然后在软件中将其设置为输出低。定期刷新引脚状态，避免因噪声而改变状态。如果在特定应用中不允许浮动引脚，则为每个未使用的引脚连接一个10 kΩ下拉电阻。不要将任何未使用的I/O引脚直接连接到电源或接地。