riscv的A扩展之排他操作（LR和SC）

m0_71354184

已于 2025-04-09 23:49:47 修改

阅读量664

点赞数 8

文章标签： risc-v

于 2024-01-14 21:46:22 首次发布

本文链接：https://blog.csdn.net/m0_71354184/article/details/135588428

版权

定义一种互斥读（Load-Exclusive ）指令。该指令与普通的读指令类似，向存储器进行一次次读操作

• 定义一种互斥写（ Store-Exclus ve ）指令。该指令与普通的写指令类似，但是它不一定能够执行成功。该指令会向其结果寄存器写回操作成功或是失败的标志信息，如果执行失败，意味着没有真正写入存储器。

LR.W指令（lr.w rd,(rs1)

x[rd] = LoadReserved32(M[x[rs1]])

从内存中地址为x[rs1]中加载四个字节，符号位扩展后写入x[rd]，并对这个内存字注册保留。

SC.W指令（lw rd,offset(rs1)）

x[rd]=StoreConditonal32(M[x[rs1],x[rs2])

内存地址x[rs1]上存在加载保留，将x[rs2]寄存器中的4个字节数存入该地址。如果存入成功，向寄存器x[rd]中存入0，否则存入一个非0的错误码。

• 在系统中实现一个监测器（Monitor ）。该监测器能够保证只有当互斥读（Load Exclusive)和互斥写（ Store-Exclusive ）指令成对地访

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

m0_71354184

关注关注

8
点赞
踩
10

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

RISC V整理之 LD/SC

zivzhang80的博客

06-02

1577

SC.W 有条件地将 rs2 中的字写入 rs1 中的地址：只有预定仍然有效且预定集包含所写入的字节，SC.W 才会成功。如果在 LR 和 SC 之间观察到来自另一个 hart 到预留集的存储，则 SC 可能失败，如果在 LR 和 SC 之间的程序顺序中没有其他 SC，则 SC 可能成功。如果在 LR 和 SC 之间观察到除 hart 以外的设备写入到 LR 指令访问的字节，则 SC 可能失败。请注意，此 LR 可能具有不同的有效地址和数据大小，但将 SC 的地址作为预留集的一部分保留。

RISC-V原子指令(A扩展)

hyykq的博客

04-20

1537

标准原子指令扩展命名为A，包含对原子原子读-修改-写存储器，以支持不同hart之间对同一片内存空间的同步。A扩展提供了两种原子指令，包括load-reserved/store-conditional和fetch-and-op存储指令。两种指令都支持各种存储器的一致性排序，包括无序、获取、释放和顺序一致性。这些指令使得RISC-V可以支持RCsc内存一致性模型.

参与评论您还未登录，请先登录后发表或查看评论

RISC-V原子指令LR/SC

weixin_46623752的博客

07-13

5991

RISC-V中LR/SC指令

【RISC-V 指令集】RISC-V 向量V扩展指令集介绍(一)-向量扩展编程模型

最新发布

u011376987的博客

03-04

5103

任何操作可以产生或消耗的向量元素的最大位数（以位为单位），ELEN ≥ 8，必须是 2 的幂。单个向量寄存器中的位数，VLEN ≥ ELEN，必须是 2 的幂，并且不得超过 216。标准向量扩展（第节标准向量扩展）和架构配置文件可能会对 ELEN 和 VLEN 设置进一步的约束。注意：未来的扩展可能会允许 ELEN > VLEN，通过使用多个向量寄存器的位来保存一个元素，但当前提案不包括此选项。

RISC-V 指令集

eaglelau的专栏

08-24

1333

RISC-V 原子操作 atomic

20｜RISC-V指令精讲（五）：原子指令实现与调试

sucaiwa的博客

03-03

7493

你好，我是LMOS。通过前面的课程，我们学过了RISC-V的各种跳转指令以及这些指令的各种变形，并且了解了它们的机器编码。今天，我们开始学习RISC-V下的原子指令，原子指令是RISC-V的指令扩展，命名为 ‘A’。这个扩展指令中包含两部分，分别是LR/SC指令和AMO指令。我们先搞明白为什么需要原子指令，什么情况用得上它们。再分别学习和对比LR/SC指令与AMO指令，另外，我还会让你知道这些指令各自的使用场景是什么。课程代码你可以从下载。话不多说，让我们直接开始吧。

Flowable深入浅出-15 Flowable-BPMN操作流程之排他网关

01-29

Flowable深入浅出-15 Flowable-BPMN操作流程之排他网关,欢迎进入我的专栏第15节查看，专栏地址:https://blog.csdn.net/houyj1986/column/info/31755

Activiti流程判断之排他网关和并行网关

阳某的博客

11-24

3727

目录排他网关并行网关排他网关业务场景某一家公司最近在给一个单位做一个财务审批的OA。具体需求是这样的：当部门申请的金额小于一万块的时候，财务部可以直接决策。当部分申请的金额大于一万块并且小于三十万的时候，财务部经理决策，当金额超出了或者等于三十万的时候，需要财务主管来决策。当满足某一条件就能通过的业务，我们就能用排他网关来处理我这个流程图就是模拟这个业务场景画的，第一个是money&l...

HiggsBounds-4：针对来自LEP，Tevatron和LHC的排他性边界的改进的扩展希格斯扇区测试

03-23

HiggsBounds是一种工具，可以在LEP，Tevatron和LHC实验中，针对希格斯搜索中已发布的排除范围，测试包含中性和带电希格斯玻色子的任意希格斯扇区的模型。根据希格斯质量，分支比，生产横截面和总衰减宽度的模型...

MySQL高频基本面试问题整理

热门推荐

张彦峰的博客

04-07

173万+

总结大厂MySQL高频基本面试问题整理，用于快速查缺补漏

RISC-V Reader 笔记（五）RV32A，RV32C

jtwqwq的博客

07-02

501

学习自书籍：RISCV Reader

计算机体系结构——指令系统——原子指令

知识，既贵，又便宜。

07-22

6468

假设一个场景如core1，core2共享一片数据区间，但是同一时间只有一个core能够独占此数据区间，为避免两core同时发送请求导致竞争现象，于是二者约定了一个共享的全局变量作为“锁”，使得在进行存储器原子读和原子写操作时任何其他操作都不得插入。

RISC-V指令集架构------RV32A原子操作扩展指令集

qq_38798111的博客

03-23

1859

RV32A是RISC-V指令集架构中的原子性扩展指令，用于支持原子操作。原子操作是对共享内存中的数据进行操作的一种方式，可以保证多线程并发执行时的数据一致性。

6.824 raft算法与lab2

passenger12234的博客

01-09

744

0. 序继续回来填6.824的坑。 1. 关于raft算法不认可处理removed server来捣乱的方法（好像确实可以，论文中的做法是server会丢掉requestVote，并且不更新term，如果server在minimun election timeout的时间内收到了leader的消息。我之前想到partition网络恢复时也许这个会造成问题，但是如果上面的限制只是针对follower来做的话就没问题了。），不能理解如何实现linearizable semantics（对于read on

RISC-V处理器设计学习-原子指令（1）

06-12

972

RISC-V处理器中的原子指令学习

[RFC]RISC-V内存一致性模型

LaoK189的博客

08-21

4723

[RFC]RISC-V内存一致性模型 https://gitee.com/laokz/OS-kernel-test/blob/master/memorder/riscv.md

RISC-V扩展指令示例

qq_42248523的博客

11-15

5614

通过一个简单的例子，实现在C语言中嵌入汇编代码；自定义RISC-V扩展指令;修改tinyriscv代码，增加求平方等功能

9. 自制操作系统: risc-v内存相关介绍

Do one thing at a time, and do well.

04-02

5228

Memory Ordering RVWMO内存一致性模型 RISC-V使用一种名为“RVWMO”(RISC-V弱内存排序， RISC-V Weak Memory Ordering)的内存模型，旨在为架构师提供灵活性，以构建高性能可伸缩的设计，同时支持易于处理的编程模型. 在RVWMO下，从同一hart上的其他内存指令的角度来看，运行在单个hart上的代码似乎是按照顺序执行的，但来自另一个hart的内存指令可能会观察到第一个hart上的内存指令以不同的顺序执行。因此，多线程代码可能需要显式的同步.

RISC-V ISA 学习笔记(2) 乘除法标准扩展“M”和原子扩展“A” v2.0

New_Horizon_的博客

05-31

7037

整数乘除法的标准扩展“M” 准整数乘法和除法的指令扩展被命名为“M”，包含了针对两个整数寄存器中的数值实施乘、除法的指令。而之所以把乘除法单独列出来，是为了简化低端处理单元的实现，毕竟某些情况极少用到整数乘除法，可以不用单独实现出来。 1. 乘法操作 MUL/MULH[S][H]/MULW MUL执行一次两个XLEN位的带符号数乘法rs1×rs2，并将结果的低XLEN存到rd中，忽...