RISC-V原子指令(A扩展)

最新推荐文章于 2024-10-05 17:22:05 发布

hyykq

最新推荐文章于 2024-10-05 17:22:05 发布

阅读量1.3k

点赞数 1

文章标签： risc-v

本文链接：https://blog.csdn.net/hyykq/article/details/130271760

版权

本文详细介绍了RISC-V的A扩展，主要关注原子指令，包括Load-Reserved/Store-Conditional(LR/SC)和原子内存操作(AMO)。LR/SC指令用于实现复杂的原子操作，如比较交换，提供了内存一致性模型的支持。AMO指令则用于处理器间的同步读-修改-写操作，支持多种二进制运算。通过aq和rl位，这些指令可以添加不同的内存访问顺序约束，以实现如acquire、release和顺序一致性等行为。

摘要由CSDN通过智能技术生成

标准原子指令扩展命名为A，包含对原子原子读-修改-写存储器，以支持不同hart之间对同一片内存空间的同步。A扩展提供了两种原子指令，包括load-reserved/store-conditional和fetch-and-op存储指令。两种指令都支持各种存储器的一致性排序，包括无序、获取、释放和顺序一致性。这些指令使得RISC-V可以支持RCsc内存一致性模型。

原子指令指定顺序

基础RISC-V ISA有一个宽松的内存模型，使用FENCE指令来施加额外的顺序约束。地址空间被执行环境划分为存储器域和I/O域，FENCE指令提供了对其中一个或两个访问地址域的访问顺序。
为了对release consistency提供更有效的支持，每个原子指令包含两个bit：aq和rl，用于额外指定内存访问的顺序约束。这些bit会约束特定域(存储器域或I/O域)内的访问顺序，两个域之间的访问无法做顺序约束，只能使用FENCE指令规定跨域访问顺序。