FPGA编程入门——基于Quartus件完成一个1位全加器的设计

VIP文章 已于 2023-05-29 20:24:36 修改
阅读量1.3k 收藏 21
点赞数 4
文章标签： fpga开发 Powered by 金山文档
于 2023-04-10 22:33:41 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_72668380/article/details/129733029
版权

  1. 基于Quartus件完成一个1位全加器的设计，分别采用：1）原理图输入 以及 2）Verilog编程 这两种设计方法。开发板基于Intel DE2-115。

  1. 在此基础上，用原理图以及Verilog 编程两种方式，完成4位全加器的设计，对比二者生成的 RTL差别；使用modelsim验证逻辑设计的正确性，并在DE2-115开发板上实际验证。

1位全加器可以用两个半加器及一个或门连接而成， 因此需要先完成半加器的设计。 下面将给出使用原理图输入的方法进行底层元件设计和层次化设计的主要步骤。

一，半加器设计

一，建立工程，

  1. 创建工程过程（

启动 Quartus II 软件，选择File->New Project Wizard，在出现的界面下先Next，填写工程的路径和名称，然后接着Next，直到出现下面界面并进行相应操作。接着一路Next，直到Finish，完成工程的创建。

  1. 此时界面上会出现顶层文件名和项目名：

  1. 绘制过程实现

首先选择File->New，进入后选择Block Diagram/Schematic File

选择元件

添加输入输出，完成效果

保存文件，并且编译

选择菜单File——Save As，选择刚才建好的目录，F/fpag/halfadder/bdf,将已设计好的原理图文件取名为:halfadder.bdf(注 意默认的后缀是.bdf)，并存盘在此文件夹内.

点击编译

发现没有问题

最低0.47元/天 解锁文章
ok的ok路
关注
  • 4
    点赞
  • 踩
  • 21
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
串行加法器4位全加器 FPGA设计Verilog逻辑源码Quartus工程文件.zip
08-23
串行加法器4位全加器 FPGA设计Verilog逻辑源码Quartus工程文件， Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module add4(a,b,ci,s,co); input [3:0] a,b; //输入四位数据a，b input ci; //输入进位ci output [3:0] s; //输出四位数据 s output co; //输出进位co assign {co,s}=a+b+ci; //把a、b、ci相加后的结果赋予co、s，其中co放最高位，s放低三位
7天搞定FPGA精录&总结Episode.4 复杂运算，板级体验【基于Robei与Altera QuartusⅡ】
weixin_43833550的博客
05-12 1718
旅行与读书的关系极其微妙，读书常常在旅行之前很久就已经开始了，旅行却因读书而更加完美。所以，我总是固执地认为读书与旅行是人生最有价值的投资。 但若转眼看来，这个问题反而复杂，因为旅行可以是多样的。墙角冰冷的座椅，并不是被我们的体热所炙暖，虽然不透光，但我们无限的遐想确是可以穿越的。所以，当自己真正以读书学习，也就无关是否真正学到了安身立命之本还是那些所谓不正经的闲碎知识。当自己真正以心在旅行，也就无关是否需要真的在峡谷沧海边缘，等待初生朝阳。 盯着满是代码的屏幕久了，不禁想起，以前我也是坐在这里，春风微
EDA实验(Quartus Ⅱ+fpga) (三)---状态机的设计-序列发生和检测器设计
fishcanfly233的博客
01-23 3159
前言： 本文主要介绍了EDA原理与应用这门课程的相关实验及代码。使用的软件是Quartus Ⅱ，该实验使用fpga芯片为cycloneⅤ 5CSEMA5F31C6。 （一）实验目的 掌握序列发生和检测的工作原理； 掌握时序电路中状态机的应用； 掌握用Verilog语言实现复杂时序电路的设计过程。 （二）实验要求 设计序列发生和检测器： （1）先实现串行序列发生器的设计，产生序列0111010011011010；再设计检测器，若检测到串行序列11010则输出为“1”，否则输出为“0”，并对其进行仿真和硬件测试
FPGA—基于Quartus软件设计全加器
风起鹤归
03-25 2048
本篇博客主要是基于Quartus软件件完成一个1位全加器的设计，分别采用：1）原理图输入 以及 2）Verilog编程 这两种设计方法。开发板基于Intel DE2-115。此次学习主要是FPGA的编程入门，学习了全加器的基本原理和理论。
FPGA设计入门-----1位全加器的设计
无由的博客
04-07 2701
新建工程 选择目标芯片：cycloneIVE系列的EP4CE11529C7 新建原理图文件 打开QuartusII,选菜单“File”一“New”，在弹出的“New-”对话框中选择“ Design Files” 的原理图文件编辑输入项“Block block diagram/scchematic File" 在编辑窗中调入元件，完成半加器的原理图输入 从“ Symbol”窗中选择需要的符号，或者直接在“name”文本框中键入元件名，如“and2”为2输入与门，点OK按钮，即将元件调入原..
Quartus FPGA工程创建流程
hyp12347的博客
08-30 1644
Quartus是一种由英特尔（Intel）公司开发的FPGA设计软件，旨在为数字电路设计师提供一个高效、便捷的开发环境。它可以帮助用户完成数字逻辑电路的设计、仿真、综合和布局，以及与外围设备进行通信和控制。Quartus支持多种编程语言，包括VHDL、Verilog等，并具有丰富的功能和工具库，可满足不同级别、不同规模的数字电路设计需求。
FPGA——全加器的实现
scout11123的博客
03-25 1993
首先启动Quartus Ⅱ，new->NEW project Wizard,然后点击两次next，后如下图： 本项设计的文件夹取名为adder4,文件名取为half_adder 选择目标芯片: cycloneIVE系列的EP4CE115F29C7 ,如图: 一直点击next，直到最后选择finish，此时界面上会出现顶层文件名和项目名: (1)新建原理图文件。打开QuartusII,选菜单“File”—“New”，在弹出的“New-”对话框中选择“Design Files”的原理图文件编辑输入项“Bloc
【FPGA实训第一周】---Quartus入门
weixin_52166467的博客
11-13 2503
【FPGA实训第一周】---Quartus入门
基于Quartus II的fpga设计流程
qq_42903635的博客
10-24 1297
本文仅用于记录与学习。参考。
Quartus实现一位全加器
qq_53203987的博客
03-23 1987
上学期接触了FPGA开发，但是由于假期重做系统，重新下载的quartus和modelsim，本文中quartus和modelsim都是用的13.1版本。本次实验出现了一些错误，包括破解失败导致无法运行quartus相关文件，包括EDA实现quartus和modelsim自动仿真时参考教程学习，Verilog实现1位全加器时模块名和文件名不一致导致的报错，参考学长学姐的博客都得到了解决，这次实验是FPGA较为初级的操作。仍需进一步学习，后期会定期更新有关FPGA的博客。
EDA Quartus13.0使用 1位全加器仿真.docx
05-12
数电初学者，有一定的数字逻辑电路知识 教你初等Quartus使用
基于VHDL设计用FPGA实现一款简易电子密码锁QUARTUS工程源码+文档说明.rar
11-25
基于VHDL设计用PGA实现一款简易电子密码锁QUARTUS工程源码+文档说明 library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; use IEEE.std_logic_arith.all; entity time_counter is port( ...
异步四位二进制计数器FPGA设计verilog源码quartus工程文件.zip
05-10
异步四位二进制计数器FPGA设计verilog源码quartus工程文件 module cnt_yb(clk,rst,q); input clk; //时钟信号 input rst; //复位端，低电平有效 output[3:0] q; //计数输出端 reg[3:0] q; //技术...
同步十位减法计数器FPGA设计verilog源码quartus工程文件.zip
05-10
同步十位减法计数器FPGA设计verilog源码quartus工程文件 module cnt_jf(clk,rst,q); input clk; //输入时钟 input rst; //输入复位信号，高电平有效 output[3:0] q; //输出计数端 reg[3:0] q; //输出...
Xinlinx FPGA如何降低Block RAM的功耗
qq_43433724的博客
04-29 460
FPGA中降低Block RAM的功耗有两种方式，分别是选择合适的以及。我们知道对于采用IP核生成对应的RAM时，会有最小面积算法、低功耗算法以及固定原语，但是采用最小功耗算法有时由于级联长度导致无法实现，我们可以通过综合选项得到一个折中的效果，下面将具体介绍。
万兆以太网MAC设计（11）完整UDP协议栈仿真
m0_56222647的博客
04-28 986
目前除了巨帧处理逻辑之外，所有的准备工作都已经结束了，先进行整体的功能验证。
[HDLBits] Sim/circuit10
烧烤团子
05-02 330
【代码】[HDLBits] Sim/circuit10。
[HDLBits] Tb/clock
最新发布
烧烤团子
05-02 274
【代码】[HDLBits] Tb/clock。
FPGA搭积木之边沿检测电路
xxqlover的博客
04-28 398
今天分享一个FPGA设计中很常用的边沿检测电路，并参数化封装成自己的IP核。该电路的作用是输入一个信号，在其上升沿或者下降沿时（可选）输出一个时钟周期脉冲。
基于Quartus-II软件实现一个1位全加全减器的设计
06-12
好的，我会尽力回答你的问题。 首先，我们需要了解全加器和全减器的原理。全加器有三个输入和两个输出，它们分别是两个加数和一个进位位，输出是一个和值和一个进位位。全减器也有三个输入和两个输出，它们分别是被减数、减数和一个借位位，输出是一个差值和一个借位位。 下面是一个1位全加全减器的电路图： ![1-bit-full-adder-subtractor](https://i.imgur.com/wlG2QvK.png) 在Quartus-II软件中，我们可以使用VHDL语言来实现这个电路。下面是一个1位全加全减器的VHDL代码： ```vhdl library ieee; use ieee.std_logic_1164.all; entity full_add_sub is port( a, b : in std_logic; cin, sub : in std_logic; s : out std_logic; cout, bout : out std_logic ); end full_add_sub; architecture Behavioral of full_add_sub is begin process(a, b, cin, sub) begin if sub = '1' then s <= a xor b xor cin; bout <= (not a) and b or ((not a) or b) and cin; cout <= (not s) xor cin; else s <= a xor b xor cin; cout <= a and b or a and cin or b and cin; bout <= (not s) and cin or (a and not b and not cin) or (not a and b and not cin); end if; end process; end Behavioral; ``` 在这个代码中，我们定义了一个名为`full_add_sub`的实体，它有五个输入和两个输出。输入分别是两个加数`a`和`b`，一个进位位`cin`，一个减法标志`sub`，输出分别是一个和值`s`和一个进位/借位位`cout`/`bout`。 在实体的体系结构中，我们使用了一个进程来描述电路的行为。进程中的`if`语句根据减法标志`sub`的值来选择进行加法还是减法运算。在加法运算中，我们按照全加器的原理计算出和值`s`和进位位`cout`；在减法运算中，我们按照全减器的原理计算出差值`s`和借位位`bout`。 最后，我们需要在Quartus-II软件中创建一个新的项目，将这个VHDL代码添加到项目中，并进行编译和仿真。在仿真过程中，我们可以输入不同的加数、减数和进位/借位位，观察输出结果是否符合预期。如果一切正常，我们可以将这个电路下载到FPGA芯片中，实现一个真实的1位全加全减器。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值