DRAM逻辑结构

DRAN原理

SRAM的存储元是一个触发器，它具有两个稳定的状态。而动态随机存取存储器(DRAM)简化了每个存储元的结构，因而DRAM的存储密度很高，通常用作计算机的主存储器。

DRAN的类型
3管DRAM的 
3管动态RAM的基本存储电路如右图所示。在这个电路中，读选择线和写选择线是分开的，读数据线和写数据线也是分开的。
写操作时，写选择线为"1"，所以Q1导通，要写入的数据通过Q1送到Q2的栅极，并通过栅极电容在一定时间内保持信息。
读操作时，先通过公用的预充电管Q4使读数据线上的分布电容CD充电，当读选择线为高电平有效时,Q3处于可导通的状态。若原来存有"1",则Q2导通，读数据线的分布电容CD通过Q3、Q2放电,此时读得的信息为"0"，正好和原存信息相反；若原存信息为"0",则Q3尽管具备导通条件，但因为Q2截止，所以，CD上的电压保持不变，因而，读得的信息为"1"。可见，对这样的存储电路，读得的信息和原来存入的信息正好相反,所以要通过读出放大器进行反相再送往数据总线。
单管DRAM
① 写入操作  首先由正脉冲信号ф使T5导通，平衡触发器，接着T5管关断，行、列选通信号为有效高电平，T6、T0两管导通，若I/O数据线上输入逻辑0电平，则T1管截止，由T1、T3所构成的反相器则以高电平通过T0存入C中，对电容C充电。相反，若I/O输入线以逻辑1电平作为输入，则经T1反相后以逻辑0电平存入C中，若原C中有电荷，则会形成一个放电回路，泄放掉电容C中存储的电荷。从以上分析可知，该存储单元电路将输入逻辑信号反相后存入C中
② 读出操作  与写入操作的开始条件相同，此时T6、T0两管导通，如果电容C中有电荷即为高电平，经T0管后传送到T2的栅极，在T2漏极输出一个原先存入的低电平，此低电平可反过来使T1可靠截止，于是T1、T3组成的反相器输出一个标准的高电平经T0又对C充电，因而，读出操作既实现了正确读出，又实现了再生（刷新）
③ 刷新操作  刷新操作也称为再生操作。实现刷新一般采用“仅行地址有效”法进行刷新，此时，列地址处于无效状态，由行地址有效选中DRAM中某一行，将此行中存入的所有二进制信息全部实现一次读操作，从上述读操作过程可知，读操作既可以实现读又可实现再生。因为此时列地址无效，读访问到的所有二进制信息并不会输出到外部I/O数据线上去。

DRAM芯片的逻辑结构

1M乘4位DRAN芯片

 

与SRAM不同的是，图中增加了行地址锁存器和列地址锁存器由于DRAM容量很大，地址线的数目相当多，为减少芯片引脚的数量，将地址分为行、列两部分分时传送)存储容量为1M字，共需20位地址线。此芯片地址引脚的数量为10位，先传送行地址码Ao~Ag，由行选通信号RAS打入到行地址锁存器;然后传送列地址码Aio~Aig，由列选通信号CAS打入到列地址锁存器。片选信号的功能也由增加的RAS和CAS信号实现。