目录
1.快捷键a-z的作用与使用方法
a:对齐选项(先按a,再选中点或线,再去选中你要对齐的点或者线)
对齐操作:右键工具栏->Align调出对齐按键,勾选第一个下拉框可设置水平间距,勾选第二个下拉框可设置垂直间距。
Ctrl+a:全选中所有图形
Ctrl+d:全取消所有图形
b:shift+b返回上一层,shift+x去往下一层
c:复制(先按c,选中被复制东西,点击别的地方就可复制,可以不用再按c进行多次复制;选中后按c只能进行一次复制)
c+F3:(选中被复制单元,设定好复制距离)可以进行批量复制
shift+c:切割块(先选中你要编辑的块,按shift+c,按住鼠标左键,会出现一个框,这个框里的东西将被切割掉,被切割的口自动补齐线)
Shift+d:返回上一层
e:可以修改最小格点间距分辨率
f:全屏显示当前设计窗口中的所有图形
Ctrl+f:所有的cell仅显示外框(隐藏细节)
shift+f:显示当前窗口所有图形,也显示外框(显示细节)
shift+g:给选中的图形添加Guard Ring(做保护环的,以防止闩锁效应,寄生晶体管)
i:用于调用器件
k:测量图形之间的间距(F3更改尺子颜色)
shift+k:清除所有标尺
l:为图层打下标签(按L,出现界面,在select layer选择标签层,用text打标记层,在label 空格人里写上标签名,还可以修改线的尺寸)
m:移动(选中图形,点击m,可以对它进行移动,移动的同时按n,可以对移动的方向进行调整,观察并修改左上角红色的放射状图标,可以看到移动的方向)
shift+m:合并图形(选中有重叠的两个图形,按shift+m,再点击一下这两个图形,两个图形重叠的部分就合并在一起)
o:打孔
p:用于画线(画线过程中按F3可以直接对线宽进行调整,可以按n修改画线的方向)在需要转角时单击即可。
shift+p:画多边形
q:修改属性
Ctrl+shift+q:在p画线时向上层mental转接添加via(p画线是按鼠标右键也可以)
r:绘制矩形
shift+r:整形图形(图形切角或产生多边形)
s:调整(鼠标放在图形单边或者拐角)/拖动图形(鼠标放在整个图形上)
shift+s:替换和查找
Ctrl+s:分割(一条矩形金属线,先按Ctrl+s,选中图形,然后在图形中间画一条直线双击停顿,然后有半边图形有紫色显示,单击图形,发现右半边图形就上移动了(鼠标中键可以控制移动的那一部分))
t:查看鼠标指向位置的所有图层(多次单击同一处可切换该点高亮层,左侧Layers中可设置显示的层,便于查看)。
Ctrl+t:放大选中物体
u:撤销
shift+u:取消撤销(重做操作)
w:Ctrl+shift+w画线(用P好一些)
x/双击:进入点击的子模块(仅可修改子模块内容,无法操作其他模块)
Shift+x:单独显示点击的子模块
y:复制好
shift+y:剪切出来
z:视图放大
Ctrl+z:放大两倍
shift+z:缩小两倍
2.其他快捷键
Shift+小写字母=相应大写字母,所以可以大写锁定情况下直接按对应字母
右键框选:视图自适应到框选区域
Ctrl+鼠标滚轮:垂直移动视图
Shift+鼠标滚轮:水平移动视图
按Tab左键点击:视图将以点击处为中心
按Shift选元件:多选
按Ctrl选元件:取消选择
delete:删除
ESC:退出
F2:存盘(经常要按F2)
F3:另存为
F5:打开文件
3.菜单栏常用命令操作
s-Edit(菜单):切角,缩放,修改尺寸
Convert:对图形进行转换
Make cell:创建单元
(Hierarchy)Flatten:打散单元结构
group:分组/取消分组
Create(shape):多种形状选择
Create(group):创建group进行整体操作移动等
edit(group):ungroup打散组
Select:灵活选择对象
verify菜单:删除markers(清理标记)
options(connectivity Mark):点亮特定路线,追踪和检查信号路径
options(connectivity unmark):取消选中的线路
unmarke all:清除所有标记
Tools(Create pins from labels):通过标签生成方框pin
window(assistants(wire assistant)):调整线间距,宽度并添加via
4.版图层次与工艺实现
多晶硅层:形成晶体管栅极
金属层:电连接
接触孔:用来连接不同层次的导体
wafer:晶圆
mask:掩膜版
die:(裸片)晶圆中每个独立的小芯片单位
5.标识规则
方向一致性:所有标识都应顺着电流方向
label位置:应当放在器件或者线的中间(如线上标识,label不要超过线宽:在器件上标识,label不要超过我器件的宽度和高度)
尺寸适当:标识尺寸应与电路元件保持适当比例(电源和地的标识可以大些,便于区分)
6.图形规则
线宽与间距:线宽必须保持统一,线与线的间距须满足设计规则的最小要求,以免信号串扰或短路
via:连接不同层次的金属层(在没有DRC的情况下,via排列应尽量保持统一方向,以免影响电路的稳定性和信号完整性)
图形切齐:版图中的所有图形应整齐切齐,特别是在多层设计当中层与层之间的对齐至关重要
7.画版图过程中常见错误
线宽不足:应始终遵循最小线宽要求
via过度使用:过度使用或排列不当会增加信号延迟和损耗(应优化数量和位置)
标识不清:难以调试