FPGA
文章平均质量分 84
MarkusXu
这个作者很懒,什么都没留下…
展开
-
【ZYNQ】T9+控制板硬件概览与修复 (持续更新中)
文章目录前言一、硬件细节二、使用步骤1.引入库2.读入数据总结前言之前就有买过EBAZ4205控制板当开发板使,但是那块板子怎么说都是个四层板的丐板,板子还被抄了,立创0元打个板也一样能用。上面的内存还是杂牌的128M 16bit位宽内存,就连SD卡槽都没焊上去。改个启动方式还要挪0402的电阻,就连网口还是100M的而且占用的是PL端的IO,属实是不容易。虽然买的是块淘汰的板子,但是我还是有点最求,起码希望它不要那么丐。于是在咸鱼上看到了T9+这块控制板,直接解决了我在EBAZ4205上面的大部分原创 2022-04-04 15:44:38 · 6289 阅读 · 9 评论 -
Petalinux 添加自定义启动后自动执行脚本
文章目录前言一、操作步骤二、细节讲解1.Petalinux 命令2.Bitbake食谱前言Petalinux 终归是属于Linux的其中一个发行版,也就是说它可以像绝大多数发行版本一样,向/etc/init.d目录添加自己的脚本,然后更改部分系统文件来实现。如果你的想法是这样,可以参考文章:Linux—添加开机启动(服务/脚本)本文所介绍的方法,主要是用于在编译Petalinux镜像的时候,就将其添加进去。好处就是 Build Once ,Use All一、操作步骤初始化 PetaLinux原创 2021-10-14 00:35:30 · 2055 阅读 · 0 评论 -
ZYNQ使用1G/2.5G Ethernet PCS/PMA or SGMII拓展PS端网口
文章目录前言一、硬件设计1.创建 Block Design2.配置 1G/2.5G Ethernet PCS/PMA or SGMII 核3.配置PS端4.连接PS端和1G/2.5G Ethernet PCS/PMA or SGMII5.添加约束并生成硬件比特流文件二、Petalinux配置1.导入硬件文件2.编译总结前言提示:以下是本篇文章正文内容,下面案例可供参考一、硬件设计1.创建 Block Design并在 Block Design 中添加 Zynq 的 PS 端内核1,和1G/2原创 2021-10-08 21:31:43 · 9783 阅读 · 2 评论 -
制作适用于ZYNQ(ARM平台)的Ubuntu系统
目录前言一、主要流程二、制作FSBL、U-Boot和内核三、获得Ubuntu基本rootfs3.1 利用debootstrap工具3.2 从Ubuntu官网下载四、挂载相关文件系统并chroot五、安装所需软件包六、用户设置七、配置串口调试服务和SD卡分区挂载八、网络设置九、制作SD卡启动系统参考文献前言在ZYNQ上跑Linux系统其实已经不是什么新鲜事了,Xilinx官方提供的Petalinux工具能够很好的制做定制版本的Linux系统。但是如果要进行软件开发部分,总感觉多多少少有些麻烦。所以一直有原创 2021-05-20 14:06:27 · 4676 阅读 · 6 评论 -
更改ZCU104评估板FMC接口的I/O核心供电电压
目录一、前言二、原因分析三、解决方案1. 裸机系统或纯FPGA修改电压2.Petalinux下修改FMC电压四、参考资料网页文档一、前言本文的环境均为2020.2版本,版本之间有一定差异,请读者自行鉴别。本文的方法不仅只适用于ZCU104开发板,对其他如ZCU102、ZCU106开发板一样适用。本文涉及到如何使用补丁文件对FSBL进行修改的操作,需要读者熟悉Petalinux和Git的操作方式。若出现问题建议读者上Xilinx官方论坛进行搜索。二、原因分析最近在用ZCU104这块Xilin原创 2021-03-21 15:44:00 · 2255 阅读 · 0 评论 -
Vivado制作自定义IP时[IP_Flow 19-3157] 和 [IP_Flow 19-5661] 警告解释及解决办法
问题描述:IDE:Vivado 2020.2在封装自定义IP的时候有可能会出现这两条警告,一条是关于时钟信号,另一条是复位信号[IP_Flow 19-3157] Bus Interface ‘rst_n’: Bus parameter POLARITY is ACTIVE_LOW but port ‘rst_n’ is not *resetn - please double check the POLARITY setting.[IP_Flow 19-5661] Bus Interface ‘cl原创 2021-03-05 12:20:20 · 5180 阅读 · 2 评论 -
Petalinux添加UARTLite无法找到设备的相关问题解决办法
项目场景:平台:ZCU104(赛灵思ZynqMP官方开发板)软件:Vivado 2020.2 + Petalinux 2020.2描述:使用官方IP UARTLite 作为PL端拓展串口问题描述:1.导出Vivadao硬件的时候,没有 lunch SDK 选项,无法打开SDK来导出.hdf硬件描述文件。2.导入到petalinux并编译后,在系统中找不到串口设备信息(ttyUL*),并在反编译生成的设备树中也没有找到相关设备树信息。原因分析:1.Xilinx官方已经声明,在 Vivado20原创 2021-03-03 17:35:40 · 2012 阅读 · 2 评论 -
两种构建Petalinux下应用程序的方法
目录一、使用Petalinux自带工具1.1 创建和配置工程1.2 编译与运行1.3 测试1.4 后记二、使用交叉编译工具2.1 安装交叉编译工具2.2 编译2.3 测试2.4 后记总结参考文章一、使用Petalinux自带工具1.1 创建和配置工程本文使用官方BSP,直接创建工程。此步骤根据自己的需求进行建立切换到工程目录,创建应用程序,输入:petalinux-create -t apps -n myapp --enable其中myapp是你应用程序的名字。而--enable参数则是使原创 2021-01-13 15:36:37 · 5547 阅读 · 4 评论 -
在WSL下配置与安装Petalinux 2020.2
目录前言一、WSL安装二、Petalinux 2020.2安装2.1 安装TFTP(可选)2.2 安装依赖库以及软件2.3 安装Petalinux2.4 设置Petalinux环境变量三、交互体验优化参考文章前言Petalinux需要被安装在Linux系统上,而我们平时使用也不能抛弃Windows,所以Linux一般是当做虚拟机或者是双系统安装在我们的电脑上。但是这样一来,需要双系统来回切换很是麻烦,用虚拟机又担心性能损耗,很不方便。Windows Subsystem for Linux(简称WSL原创 2021-01-07 20:56:22 · 3432 阅读 · 4 评论 -
Xilinx-7Series-FPGA高速收发器使用学习—RX接收端介绍
前言原文中的图片有所缺失,现根据Xilinx官方手册 <7 Series FPGAs GTX/GTH Transceivers User Guide[UG476] >进行补齐。 上一篇博文介绍了GTX的发送端,这一篇将介绍GTX的RX接收端,GTX RX接收端的结构和TX发送端类似,数据流方向相反,不过和发送端也有一些区别,GTX的RX接收端结构图如图1所示:图1下面将根据数据流方向介绍一下RX接收端各个电路部分的功能。RX Equalizer (DFE and LPM): RX信转载 2020-09-06 01:39:23 · 1783 阅读 · 1 评论 -
【ZYNQ】EBAZ4205 ZYNQ 7010矿板改造开发板
前言EBAZ4205是矿机的控制板,价格便宜;现在咸鱼上大约50左右就可以收到一块成色不错的。EBAZ4205硬件资源丰富,其使用XILINX XC7Z010-1CLG400I 作为主控芯片,芯片的SOC包含两个硬核ARM A9,以及ARTIX-7逻辑。板子还有一颗128M x 16 bit DDR3 CLK800MHz,一块128M字节 NAND FLASH,PS端 33.333Mhz晶振;板子预留有一个JTAG调试接口,一个4Pin串口,一个网口,数量众多的PL端引出的引脚(PH2.0插座)…具体可原创 2020-08-03 11:40:57 · 8771 阅读 · 10 评论