核密度图参数设置——指定范围、指定像元

        最近要做一个核密度图,使用默认参数生成的图是矩形且核密度晕圈看起来很小,不够美观,通过一番学习,学会如何修改参数生成美观漂亮的图,现将操作方法整理出来,希望能对同学们有所帮助。

默认参数生成的核密度分布图

数据准备:

        1.用于生成核密度的点图层数据,本次使用文化遗产点图层来做示例;

        2.核密度指定导出范围,本次使用行政区划面图层来做示例;

操作步骤:

1.生成指定面范围

        单击Spatial Analyst Tools(空间分析)——Density(密度分析)——Kernel Density(核密度)工具,弹出核密度工具框,在位置4输入需要做核密度分析的文化遗产点图层数据,如下图所示:

        单击位置5环境,在弹出的环境框中Procession Extent(处理范围)——Extent(范围),选择“与行政区划图层相同”,如下图所示:

范围设置

        在弹出的环境框中Raster Analysls(栅格分析)——Mask(掩膜),选择“行政区划”,如下图所示:

掩膜参数设置

        设置好参数后点ok可以直接回到“核密度”页面框。

2.指定像元大小

        在弹出的环境框中Raster Analysls(栅格分析)——Cell Size(像元大小),选择“As Specified Below(如下面指定的数)”,在下面框中输入像大小,如下图所示:

像元参数设置方法1

        像元设置好后,点ok,返回“核密度”页面框,在Output cell size(输出像元大小)显示像元已设置成功,也可以直接在这个位置修改像元大小,如下图所示:

像元参数设置方法2

3.样式设置

        点击ok确定后,生成核密度图,如下图,生成的图默认是分为9类,从地图图示上看不太美观,我们可以从图层属性——符号设置,重新划分类数,分类越多图幅越美观。

调整样式前的核密度分布图

符号设置

调整样式后的核密度分布图

  • 3
    点赞
  • 7
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
protel dxp的件封装 一、 Protel DXP中的基本PCB库: 原理件库的扩展名是.SchLib,PCB板封装库的扩展名.PcbLib,它们是在软件安装路径的“\Library\...”目录下面的一些封装库中。 根据件的不同封装我们将其封装分为二大类:一类是分立件的封装,一类是集成电路件的封装 1、分立件类: 电容:电容分普通电容和贴片电容:普通电容在Miscellaneous Devices.IntLib库中找到,它的种类比较多,总的可以分为二类,一类是电解电容,一类是无极性电容,电解电容由于容量和耐压不同其封装也不一样,电解电容的名称是“RB.*/.*”,其中.*/.*表示的是焊盘间距/外形直径,其单位是英寸。无极性电容的名称是“RAD-***”,其中***表示的是焊盘间距,其单位是英寸。 贴片电容在 \Library\PCB\Chip Capacitor-2 Contacts.PcbLib中,它的封装比较多,可根据不同的件选择不同的封装,这些封装可根据厂家提供的封装外形尺寸选择,它的命名方法一般是CC****-****,其中“-”后面的“****”分成二部分,前面二个**是表示焊盘间的距离,后面二个**表示焊盘的宽度,它们的单位都是10mil,“-”前面的“****”是对应的公制尺寸。 电阻:电阻分普通电阻和贴片电阻:普通电阻在Miscellaneous Devices.IntLib库中找到,比较简单,它的名称是“AXIAL -***”,其中***表示的是焊盘间距,其单位是英寸。 贴片电阻在Miscellaneous Devices.IntLib库中只有一个,它的名称是“R2012-0806”,其含义和贴片电容的含义基本相同。其余的可用贴片电容的封装套用。 二极管:二极管分普通二极管和贴片二极管:普通二极管在Miscellaneous Devices.IntLib库中找到,它的名称是“DIODE -***”,其中***表示一个数据,其单位是英寸。贴片二极管可用贴片电容的封装套用。 三极管:普通三极管在Miscellaneous Devices.IntLib库中找到,它的名称与Protel99 SE的名称“TO-***”不同,在Protel DXP中,三极管的名称是“BCY-W3”目录中,以后就可以十分方便地调用了。其实对Protel 99、Protel2.5等以前的版本的封装件库也可以用导入的方法将封装件库导入Protel DXP中。 三、 在Protel DXP中创建新的封装件: 创建新的封装件在Protel DXP中有二种方法,一是手工创建,二是用向导创建 1、 用手工绘制封装件: 用绘工具箱 2、 用向导创建封装件: 用向导创建封装件根据封装件的不同其步骤也有所不同,但是基本的方法大致是相同的,下面我们对最基本的方法简单介绍一下: ①、单击*.PcbLib(在那个件库创建就单击那个件库),将*.PcbLib作为当前被编辑的文件; ②、单击【Tools】/【New Component】,在对话框中选择准备创建件的封装类型,下面的表格是各封装类型对照表: 序号 名 称 说 明 1 Ball Grid Arrays(BGA) BGA类型 2 Capacitors CAP无极性电容类型 3 Diodes 二极管类型 4 Dual in-line Package(DIP) DIP类型 5 Edge Connectors EC边沿连接类型 6 Leadless Chip Carier(LCC) LCC类型 7 Pin Grid Arrays(PGA) OGA类型 8 Quad Packs(QUAD) GUAD类型 9 Resistors 二脚类型 10 Small Outline Package(SOP) SOP类型 11 Staggered Ball Gird Arrayd (SBG) SBG类型 12 Staggered Pin Gird Arrayd (SPGA) SPGA类型 假定我们选择Dual in-line Package(DIP)的封装类型,并选择单位制为“Imperial”(英制,一般均选择英制),然后单击“Next”; ③、在这个对话框中是设置焊盘的大小,我们如果是创建一个DIP封装的件,可以采用默认值,当然如果创建的不是典型的DIP封装件,要根据焊盘流过的电流大小设置,对于电流较大的件焊盘要设置的稍大一点,设置好后单击“Next”; ④、在这个对话框中是设置焊盘之间的X方向和Y方向间距的,如果我们是创建一个DIP封装的件,可以采用默认值,当然如果创建的不是典型的DIP封装件,要根据焊盘流过的电流大小设置,对于电流较大的件焊盘的间距要设置的稍大一点,设置好后单击“Next”; ⑤、在这个对话框中是设置丝印层中丝印线条的宽度的,为了使丝印比较清晰最好印线条的宽度的设置为2-5mil,比较流行的设置是5 mil,设置好后单击“Next”; ⑥、在这个对话框中是设置焊盘的数目,我们如果是创建一个DIP封装的件,根据封装设置;如果创建的不是DIP封装的件,要根据焊盘的多少设置,当然由于是DIP封装设置一般要采用双数,如果设置和具体的封装有区别,在后面我们还可以修改,设置好后单击“Next”; ⑦、在这个对话框中是设置封装件的名称的,在文本输入框输入即可,输入好后单击“Next”; ⑧、进入向导完成对话框,单击“Finish”结束向导。如果我们创建的是DIP件,基本已经完成,但是我们创建的不是DIP件,可能和件封装有一定的差别,我们可以进行手工修改; ⑨、用手工绘制的方法进行修改,修改的内容包括增加或减少焊盘、对某个焊盘进行大小和名称的重新设置、对某个焊盘进行移动、重新绘制件封装的轮廓线等等。全部设置和修改完成并经过反复检查认为没有问题后,点击【Edit】/【Set Reference】/【*】设置参考点。点击【Report】/【Component Rule Check】执行件设计规则检查,如果在输出报表没有错误,则设计是成功的。点击主工具条的存盘键进行存盘。 四、 在Protel DXP中封装件在封装件库间的复制: 有的时候我们需要将一个封装件库中的某个封装件复制到另一个封装件库中,复制的方法比较多,我们在这里介绍二种比较常用和比较简单的方法供参考: 方法一、单击*.PcbLib(被复制的封装件所在的件库),将*.PcbLib作为当前被编辑的文件,用鼠标右键点击被复制的封装件,在下拉菜单单击“Copy”;单击*1.PcbLib(被复制的封装件要复制到的件库),将*1.PcbLib作为当前被编辑的文件,用鼠标右键点封装件列表最上面的空白处,在下拉菜单单击“Paste”,然后保存即可; 方法二、单击*.PcbLib(被复制的封装件所在的件库),将*.PcbLib作为当前被编辑的文件,用鼠标左键点击被复制的封装件,使被复制的封装件到编辑区,点击【Edit】/【Select】/【All】选择编辑区的全部内容,再点击【Edit】/【Coyp】进行复制;单击*1.PcbLib(被复制的封装件要复制到的件库),将*1.PcbLib作为当前被编辑的文件,用鼠标左键点击【Tools】/【New Component】新建一个件,关闭向导对话框,继续点击【Edit】/【Paste】将封装件复制到编辑区,点击【Tools】/【Rename Component】对件重命名,然后保存即可。 上述方法同样适合原理件库中件的复制。 五、 在Protel DXP中创建自己的封装件库: 我们在制作PCB板时不是需要在Protel DXP中的所有的件库,而是仅仅需要其中的部分件库和封装库,或者是某个库中的部分件或封装件,如果我们将这些件或封装件创建自己的件库和封装件库,给我们带来很大的方便,在查找过程中也特别容易了。在某个磁盘分区,新建一个目录如“PDXP LIB”,在这个目录下再新建二个目录“SCH”和“PCB”,在“SCH”目录中可以创建自己的电路原理件库,由于本文主要讨论PCB封装件库,这里我们不再讨论,在“PCB”中我们创建PCB封装件库。在Protel DXP的单击【File】/【New】/【PCB Library】新建一个空的PCB件库,并用另外的名称如“分立件.PcbLib”存盘到“X:/PDXP LIB/PCB/”中,其中“X:”是上面目录的所在盘符。在这个库中用运上面新建封装件的方法和封装件在封装件库间的复制方法将分立件的封装全部放置在这个库中。用同样的方法,创建“DIP.PcbLib”、“贴片电容.PcbLib”、“接插件.PcbLib”、“PLCC.PcbLib”、“SOP.PcbLib”等等等等封装件库,在这些库中用运上面新建封装件的方法和封装件在封装件库间的复制方法将相应件的封装全部放置在这个库中。在分类过程中,最好分的比较细一点,虽然看起来库比较多,但是一则管理比较方便,维护、修改、添加等都十分容易,二则在调用件时一目了然,作者就是这样管理和用运的,比在原来的库中用运方便的多。 六、 创建和修改封装件时注意的一些问题: 1、我们建议自己创建的件库保存在另外的磁盘分区,这样的好处是如果在Protel DXP软件出现问题或操作系统出现问题时,自己创建的件库不可能因为重新安装软件或系统而丢失,另外对件库的管理也比较方便和容易。 2、对于自己用手工绘制件时必须注意件的焊接面在底层还是在顶层,一般来讲,贴片件的焊接面是在顶层,而其他件的焊接面是在底层(实际是在MultiLayer层)。对贴片件的焊盘用绘工具中的焊盘工具放置焊盘,然后双击焊盘,在对话框将Saple(形状)中的下拉单修改为Rectangle(方形)焊盘,同时调整焊盘大小X-Size和Y-Size为合适的尺寸,将Layer(层)修改到“Toplayer”(顶层),将Hole Size(内经大小)修改为0mil,再将Designator中的焊盘名修改为需要的焊盘名,再点击OK就可以了。有的初学者在做贴片件时用填充来做焊盘,这是不可以的,一则本身不是焊盘,在用网络表自动放置件时肯定出错,二则如果生产PCB板,阻焊层将这个焊盘覆盖,无法焊接,请初学者们特别注意。 3、在用手工绘制封装件和用向导绘制封装件时,首先要知道件的外形尺寸和引脚间尺寸以及外形和引脚间的尺寸,这些尺寸在件供应商的网站或供应商提供的资料中可以查到,如果没有这些资料,那只有用千分尺一个尺寸一个尺寸地测量了。测量后的尺寸是公制,最好换算成以mil为单位的尺寸(1cm=1000/2.54=394mil 1mm=1000/25.4=39.4mil),如果要求不是很高,可以取1cm=400mil,1mm=40mil。 4、如果目前已经编辑了一个PCB电路板,那么单击【Design】/【Make PCB Library】可以将PCB电路板上的所有件新建成一个封装件库,放置在PCB文件所在的工程中。这个方法十分有用,我们 在编辑PCB文件时如果仅仅对这个文件中的某个封装件修改的话,那么只修改这个封装件库中的相关件就可以了,而其他封装件库中的件不会被修改。 protel dxp快捷键大全 enter——选取或启动 esc——放弃或取消 f1——启动在线帮助窗口 tab——启动浮动件的属性窗口 pgup——放大窗口显示比例 pgdn——缩小窗口显示比例 end——刷新屏幕 del——删除点取的件(1个) ctrl+del——删除选取的件(2个或2个以上) x+a——取消所有被选取件的选取状态 x——将浮动件左右翻转 y——将浮动件上下翻转 space——将浮动件旋转90度 crtl+ins——将选取件复制到编辑区里 shift+ins——将剪贴板里的件贴到编辑区里 shift+del——将选取件剪切放入剪贴板里 alt+backspace——恢复前一次的操作 ctrl+backspace——取消前一次的恢复 crtl+g——跳转到指定的位置 crtl+f——寻找指定的文字 alt+f4——关闭protel spacebar——绘制导线,直线或总线时,改变走线模式 v+d——缩放视,以显示整张电路 v+f——缩放视,以显示所有电路部件 home——以光标位置为中心,刷新屏幕 esc——终止当前正在进行的操作,返回待命状态 backspace——放置导线或多边形时,删除最末一个顶点 delete——放置导线或多边形时,删除最末一个顶点 ctrl+tab——在打开的各个设计文件文档之间切换 alt+tab——在打开的各个应用程序之间切换 a——弹出edit\align子菜单 b——弹出view\toolbars子菜单 e——弹出edit菜单 f——弹出file菜单 h——弹出help菜单 j——弹出edit\jump菜单 l——弹出edit\set location makers子菜单 m——弹出edit\move子菜单 o——弹出options菜单 p——弹出place菜单 r——弹出reports菜单 s——弹出edit\select子菜单 t——弹出tools菜单 v——弹出view菜单 w——弹出window菜单 x——弹出edit\deselect菜单 z——弹出zoom菜单 左箭头——光标左移1个电气栅格 shift+左箭头——光标左移10个电气栅格 右箭头——光标右移1个电气栅格 shift+右箭头——光标右移10个电气栅格 上箭头——光标上移1个电气栅格 shift+上箭头——光标上移10个电气栅格 下箭头——光标下移1个电气栅格 shift+下箭头——光标下移10个电气栅格 ctrl+1——以零件原来的尺寸的大小显示纸 ctrl+2——以零件原来的尺寸的200%显示纸 ctrl+4——以零件原来的尺寸的400%显示纸 ctrl+5——以零件原来的尺寸的50%显示纸 ctrl+f——查找指定字符 ctrl+g——查找替换字符 ctrl+b——将选定对象以下边缘为基准,底部对齐 ctrl+t——将选定对象以上边缘为基准,顶部对齐 ctrl+l——将选定对象以左边缘为基准,靠左对齐 ctrl+r——将选定对象以右边缘为基准,靠右对齐 ctrl+h——将选定对象以左右边缘的中心线为基准,水平居中排列 ctrl+v——将选定对象以上下边缘的中心线为基准,垂直居中排列 ctrl+shift+h——将选定对象在左右边缘之间,水平均布 ctrl+shift+v——将选定对象在上下边缘之间,垂直均布 f3——查找下一个匹配字符 shift+f4——将打开的所有文档窗口平铺显示 shift+f5——将打开的所有文档窗口层叠显示 shift+单左鼠——选定单个对象 crtl+单左鼠,再释放crtl——拖动单个对象 shift+ctrl+左鼠——移动单个对象 按ctrl后移动或拖动——移动对象时,不受电器格点限制 按alt后移动或拖动——移动对象时,保持垂直方向 按shift+alt后移动或拖动——移动对象时,保持水平方向 小结:PCB使用技巧 1、器件标号自动产生或已有的器件标号取消重来 Tools工具|Annotate…注释 All Part:为所有器件产生标号 Reset Designators:撤除所有器件标号 2、单面板设置: Design设计|Rules…规则|Routing layers Toplayer设为NotUsed Bottomlayer设为Any 3、自动布线前设定好电源线加粗 Design设计|Rules…规则|Width Constraint 增加:NET,选择网络名VCC GND,线宽设粗 4、PCB封装更新,只要在原封装上右键弹出窗口内的footprint改为新的封装号 5、100mil=2.54mm;1mil=1/1000英寸 6、快捷键"M",下拉菜单内的Dram Track End 拖拉端点====拉PCB内连线的一端点处继续连线。 7、定位孔的放置 在KeepOutLayer层(禁止布线层)中画一个圆,Place|Arc(圆心弧)center,然后调整其半径和位置 8、设置纸参数 Design|Options|Sheet Options (1)设置纸尺寸:Standard Sytle选择 (2)设定纸方向:Orientation选项----Landscape(小平方向)----Portrait(垂直方向) (3)设置纸标题栏(Title BlocK):选择Standard为标准型,ANSI为美国国家协会标准型 (4)设置显示参考边框Show Reference Zones (5)设置显示纸边框Show Border (6)设置显示纸模板形Show Template Graphics (7)设置纸栅格Grids 锁定栅格Snap On,可视栅格设定Visible (8)设置自动寻找电器节点 10、件旋转: Space键:被选中件逆时针旋转90 在PCB中反转器件(如数码管),选中原正向器件,在拖动或选中状态下, X键:使件左右对调(水平面); Y键:使件上下对调(垂直面) 11、件属性: Lib Ref:件库中的型号,不允件修改 Footprint:件的封装形式 Designator:件序号如U1 Part type:件型号(如芯片名AT89C52 或电阻阻值10K等等)(在原理中是这样,在PCB中此项换为Comment) 12、生成件列表(即器件清单)Reports|Bill of Material 13、原理电气法则测试(Electrical Rules Check)即ERC 是利用电路设计软件对用户设计好的电路进行测试,以便能够检查出人为的错误或疏忽。 原理绘制窗中Tools工具|ERC…电气规则检查 ERC对话框各选项定义: Multiple net names on net:检测“同一网络命名多个网络名称”的错误 Unconnected net labels:“未实际连接的网络标号”的警告性检查 Unconnected power objects:“未实际连接的电源件”的警告性检查 Duplicate sheet mnmbets:检测“电路编号重号” Duplicate component designator:“件编号重号” bus label format errors:“总线标号格式错误” Floating input pins:“输入引脚浮接” Suppress warnings:“检测项将忽略所有的警告性检测项,不会显示具有警告性错误的测试报告” Create report file:“执行完测试后程序是否自动将测试结果存在报告文件中” Add error markers:是否会自动在错误位置放置错误符号 Descend into sheet parts:将测试结果分解到每个原理中,针对层次原理而言 Sheets to Netlist:选择所要进行测试的原理文件的范围 Net Identifier Scope:选择网络识别器的范围 14、系统原带库Miscellanous Devices.ddb中的DIODE(二级管)封装应该改,也就把管脚说明 1(A) 2(K)改为A(A) K(K) 这样画PCB导入网络表才不会有错误:Note Not Found 15、PCB布线的原则如下 (1)输入输出端用的导线应尽量避免相邻平行。最好加线间地线,以免发生反馈藕合。 (2)印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。 当铜箔厚度为0.05mm、宽度为1~15mm时.通过2A的电流,温度不会高于3℃,因此导线宽度为1.5mm(60mil)可满足要求。对于集成电路,尤其是数字电路,通常选0.02~0.3mm(0.8~12mil)导线宽度。当然,只要允许,还是尽可能用宽线.尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路,尤其是数字电路,只要工艺允许,可使间距小至5~8mm。 (3)印制导线拐弯处一般取圆弧形,而直角或夹角在高频电路中会影响电气性能。此外,尽量避免使用大面积铜箔,否则.长时间受热时,易发生铜箔膨胀和脱落现象。必须用大面积铜箔时,最好用栅格状.这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。 (4)焊盘:焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于(d+1.2)mm,其中d为引线孔径。对高密度的数字电路,焊盘最小直径可取(d+1.0)mm。 16、工作层面类型说明 ⑴、信号层(Signal Layers),有16个信号层,TopLayer BottomLayer MidLayer1-14。 ⑵、内部电源/接地层(Internal Planes),有4个电源/接地层Planel1-4。 ⑶、机械层(Mechanical Layers),有四个机械层。 ⑷、钻孔位置层(Drill Layers),主要用于绘制钻孔及钻孔的位置,共包括Drill Guide 和Drill drawing两层。 ⑸、助焊层(Solder Mask),有TopSolderMask和BottomSolderMask两层,手工上锡。 ⑹、锡膏防护层(Paste Mask)有TopPaste和BottomPaster两层。 ⑺、丝印层(Silkscreen),有TopOverLayer和BottomOverLayer两层,主要用于绘制件的外形轮廓。 ⑻、其它工作层面(Other): KeepOutLayer:禁止布线层,用于绘制印制板外边界及定位孔等镂空部分。 MultiLayer:多层 Connect:连接层 DRCError:DRC错误层 VisibleGrid:可视栅格层 Pad Holes:焊盘层。 Via Holes:过孔层。 17、PCB自动布线前的设置 ⑴Design|Rules…… ⑵Auto Route|Setup…… Lock All Pro-Route:锁定所有自动布线前手工预布的连线。
Altera FPGA\CPLD设计(基础篇)——Altera FPGA\CPLD推荐教材。。。 第1章 FPGA/CPLD简介 1.1 可编程逻辑设计技术简介 1.1.1 可编程逻辑器件发展简史 1.1.2 可编程逻辑器件分类 1.2 FPGA/CPLD的基本结构 1.2.1 FPGA的基本结构 1.2.2 CPLD的基本结构 1.2.3 FPGA和CPLD的比较 1.3 FPGA/CPLD的设计流程 1.4 FPGA/CPLD的常用开发工具 1.5 下一代可编程逻辑设计技术展望 1.5.1 下一代可编程逻辑器件硬件上的四大发展趋势 1.5.2 下一代EDA软件设计方法发展趋势 1.6 小结 1.7 问题与思考 第2章 Altera FPGA/CPLD的结构 2.1 Altera高密度FPGA 2.1.1 主流高端FPGA——Stratix 2.1.2 内嵌高速串行收发器的FPGA Stratix GX 2.1.3 新一代90nm高端FPGA StratiX II 2.2 Altera低成本FPGA. 2.2.1 主流低成本FPGA Cyclone 2.2.2 新一代低成本FPGA Cyclone II 2.3 Altera的CPLD器件 2.3.1 主流的CPLD MAX 3000A 2.3.2 CPLD的革 MAX II 2.4 小结 2.5 问题与思考 第3章 Altera Quartus II开发流程 3.1 Quartus II软件综述 3.1.1 Quartus II软件的特点及支持的器件 3.1.2 Quartus II软件的工具及功能简介 3.1.3 Quartus II软件的用户界面 3.2 设计输入 3.2.1 设计输入方式 3.2.2 设计规划 3.2.3 设计输入文件实例 3.2.4 设计约束 3.3 综合 3.3.1 使用Quartus II软件集成综合 3.3.2 控制综合 3.3.3 综合实例 3.3.4 第三方综合工具 3.4 布局布线 3.4.1 设置布局布线参数 3.4.2 布局布线实例 3.4.3 增量布局布线 3.4.4 反标保留分配 3.5 仿真 3.5.1 指定仿真器设置 3.5.2 建立矢量源文件 3.5.3 仿真实例 3.5.4 第三方仿真工具 3.6 编程与配置 3.6.1 建立编程文件 3.6.2 器件编程和配置 3.7 小结 3.8 问题与思考 第4章 Altera的IP工具 4.1 IP的概念、Altera的IP 4.1.1 IP的概念 4.1.2 Altera可提供的IP 4.1.3 Altera IP在设计中的作用 4.2 使用Altera的基本宏功能 4.2.1 定制基本宏功能 4.2.2 实现基本宏功能 4.2.3 设计实例 4.3 使用Altera的IP 4.3.1 定制IP 4.3.2 实现IP 4.3.3 设计实例 4.4 小结 4.5 问题与思考 第5章 Quartus II的常用辅助设计工具 5.1 I/O分配验证 5.1.1 I/O分配验证功能简介 5.1.2 I/O分配验证流程 5.1.3 用于I/O分配验证的输入 5.1.4 运行I/O分配验证 5.2 功率分析 5.2.1 Excel.based功率计算器 5.2.2 Simulation-based功率估算 5.3 RTL阅读器 5.3.1 RTL阅读器简介 5.3.2 RTL阅读器用户界面 5.3.3 原理的分页和模块层次的切换 5.3.4 过滤原理 5.3.5 将原理中的节点定位到源设计文件 5.3.6 在原理中查找节点或网线 5.3.7 使用RTL阅读器分析设计中的问题 5.4 SignalProbe及SignalTap II逻辑分析器 5.4.1 SignalProbe 5.4.2 SignalTap II逻辑分析器 5.5 时序收敛平面布局规划器(Timing Closure Floorplan) 5.5.1 使用Timing Closure Floorplan分析设计 5.5.2 使用Timing Closure Floorplan优化设计 5.6 Chip Editor底层编辑器 5.6.1 Chip Editor功能简介 5.6.2 使用Chip Editor的设计流程 5.6.3 Chip Editor视 5.6.4 资源特性编辑器 5.6.5 Chip Editor的一般应用 5.7 工程更改管理(ECO) 5.7.1 ECO简介 5.7.2 ECO的应用范围 5.7.3 ECO的操作流程 5.7.4 使用Change Manager查看和管理更改 5.7.5 ECO验证 5.8 小结 5.9 问题与思考 第6章 编程与配置 6.1 配置Altera FPGA 6.1.1 配置方式 6.1.2 主动串行(AS) 6.1.3 被动串行(PS) 6.1.4 快速被动并行(FPP) 6.1.5 被动并行异步(PPA) 6.1.6 JTAG配置方式 6.1.7 ByteBlaster II下载电缆 6.1.8 配置芯片 6.2 配置文件和软件支持 6.2.1 软件支持 6.2.2 配置文件 6.3 单板设计及调试注意事项 6.3.1 配置的可靠性 6.3.2 单板设计要点 6.3.3 调试建议 6.4 小结 6.5 问题与思考 第7章 MAX+PLUS II过渡到Quartus II 7.1 MAX+PLUS II与Quartus II的功能比较 7.2 转换MAX+PLUS II设计 7.2.1 改变GUI风格 7.2.2 转换MAX+PLUS II工程 7.2.3 查看新工程 7.2.4 导入MAX+PLUS II配置文件 7.3 编辑工程 7.3.1 修改设计芯片 7.3.2 设置编译选项 7.4 编译 7.4.1 运行编译器 7.4.2 查看工程结构 7.4.3 编译报告 7.5 时序分析 7.5.1 时序设置 7.5.2 运行时序分析器 7.5.3 时序分析指定路径 7.5.4 时序约束布局器 第9章 刀路的模拟、校验和后置处理 9.1 模拟刀路 9.2 校验刀路 9.3 后置处理 9.4 加工文档 9.5 总结 附录A A.1 Cimatron快捷键 A.2 Cimatron主菜单参数设置 A.3 FILE-SETUP设置 A.4 NC常见旗标含义 A.5 Cimatron数据转换 A.6 数控加工工艺卡
Altera FPGA\CPLD设计(基础篇)——Altera FPGA\CPLD推荐教材。。。 第1章 FPGA/CPLD简介 1.1 可编程逻辑设计技术简介 1.1.1 可编程逻辑器件发展简史 1.1.2 可编程逻辑器件分类 1.2 FPGA/CPLD的基本结构 1.2.1 FPGA的基本结构 1.2.2 CPLD的基本结构 1.2.3 FPGA和CPLD的比较 1.3 FPGA/CPLD的设计流程 1.4 FPGA/CPLD的常用开发工具 1.5 下一代可编程逻辑设计技术展望 1.5.1 下一代可编程逻辑器件硬件上的四大发展趋势 1.5.2 下一代EDA软件设计方法发展趋势 1.6 小结 1.7 问题与思考 第2章 Altera FPGA/CPLD的结构 2.1 Altera高密度FPGA 2.1.1 主流高端FPGA——Stratix 2.1.2 内嵌高速串行收发器的FPGA Stratix GX 2.1.3 新一代90nm高端FPGA StratiX II 2.2 Altera低成本FPGA. 2.2.1 主流低成本FPGA Cyclone 2.2.2 新一代低成本FPGA Cyclone II 2.3 Altera的CPLD器件 2.3.1 主流的CPLD MAX 3000A 2.3.2 CPLD的革 MAX II 2.4 小结 2.5 问题与思考 第3章 Altera Quartus II开发流程 3.1 Quartus II软件综述 3.1.1 Quartus II软件的特点及支持的器件 3.1.2 Quartus II软件的工具及功能简介 3.1.3 Quartus II软件的用户界面 3.2 设计输入 3.2.1 设计输入方式 3.2.2 设计规划 3.2.3 设计输入文件实例 3.2.4 设计约束 3.3 综合 3.3.1 使用Quartus II软件集成综合 3.3.2 控制综合 3.3.3 综合实例 3.3.4 第三方综合工具 3.4 布局布线 3.4.1 设置布局布线参数 3.4.2 布局布线实例 3.4.3 增量布局布线 3.4.4 反标保留分配 3.5 仿真 3.5.1 指定仿真器设置 3.5.2 建立矢量源文件 3.5.3 仿真实例 3.5.4 第三方仿真工具 3.6 编程与配置 3.6.1 建立编程文件 3.6.2 器件编程和配置 3.7 小结 3.8 问题与思考 第4章 Altera的IP工具 4.1 IP的概念、Altera的IP 4.1.1 IP的概念 4.1.2 Altera可提供的IP 4.1.3 Altera IP在设计中的作用 4.2 使用Altera的基本宏功能 4.2.1 定制基本宏功能 4.2.2 实现基本宏功能 4.2.3 设计实例 4.3 使用Altera的IP 4.3.1 定制IP 4.3.2 实现IP 4.3.3 设计实例 4.4 小结 4.5 问题与思考 第5章 Quartus II的常用辅助设计工具 5.1 I/O分配验证 5.1.1 I/O分配验证功能简介 5.1.2 I/O分配验证流程 5.1.3 用于I/O分配验证的输入 5.1.4 运行I/O分配验证 5.2 功率分析 5.2.1 Excel.based功率计算器 5.2.2 Simulation-based功率估算 5.3 RTL阅读器 5.3.1 RTL阅读器简介 5.3.2 RTL阅读器用户界面 5.3.3 原理的分页和模块层次的切换 5.3.4 过滤原理 5.3.5 将原理中的节点定位到源设计文件 5.3.6 在原理中查找节点或网线 5.3.7 使用RTL阅读器分析设计中的问题 5.4 SignalProbe及SignalTap II逻辑分析器 5.4.1 SignalProbe 5.4.2 SignalTap II逻辑分析器 5.5 时序收敛平面布局规划器(Timing Closure Floorplan) 5.5.1 使用Timing Closure Floorplan分析设计 5.5.2 使用Timing Closure Floorplan优化设计 5.6 Chip Editor底层编辑器 5.6.1 Chip Editor功能简介 5.6.2 使用Chip Editor的设计流程 5.6.3 Chip Editor视 5.6.4 资源特性编辑器 5.6.5 Chip Editor的一般应用 5.7 工程更改管理(ECO) 5.7.1 ECO简介 5.7.2 ECO的应用范围 5.7.3 ECO的操作流程 5.7.4 使用Change Manager查看和管理更改 5.7.5 ECO验证 5.8 小结 5.9 问题与思考 第6章 编程与配置 6.1 配置Altera FPGA 6.1.1 配置方式 6.1.2 主动串行(AS) 6.1.3 被动串行(PS) 6.1.4 快速被动并行(FPP) 6.1.5 被动并行异步(PPA) 6.1.6 JTAG配置方式 6.1.7 ByteBlaster II下载电缆 6.1.8 配置芯片 6.2 配置文件和软件支持 6.2.1 软件支持 6.2.2 配置文件 6.3 单板设计及调试注意事项 6.3.1 配置的可靠性 6.3.2 单板设计要点 6.3.3 调试建议 6.4 小结 6.5 问题与思考 第7章 MAX+PLUS II过渡到Quartus II 7.1 MAX+PLUS II与Quartus II的功能比较 7.2 转换MAX+PLUS II设计 7.2.1 改变GUI风格 7.2.2 转换MAX+PLUS II工程 7.2.3 查看新工程 7.2.4 导入MAX+PLUS II配置文件 7.3 编辑工程 7.3.1 修改设计芯片 7.3.2 设置编译选项 7.4 编译 7.4.1 运行编译器 7.4.2 查看工程结构 7.4.3 编译报告 7.5 时序分析 7.5.1 时序设置 7.5.2 运行时序分析器 7.5.3 时序分析指定路径 7.5.4 时序约束布局器 第9章 刀路的模拟、校验和后置处理 9.1 模拟刀路 9.2 校验刀路 9.3 后置处理 9.4 加工文档 9.5 总结 附录A A.1 Cimatron快捷键 A.2 Cimatron主菜单参数设置 A.3 FILE-SETUP设置 A.4 NC常见旗标含义 A.5 Cimatron数据转换 A.6 数控加工工艺卡
RadiAnt DICOM Viewer为片操作和测量提供了以下基本工具: •流畅地镜头远近调节和摇摄 •亮度和反光调节,反色模式 •预置计算机断层扫描((如肺、骨头、等等)窗口的设置 •(90度、180度)片旋转、(水平和垂直)片翻转 •分段长度 •圆形/椭圆形和其范围内的中间、最小、最大参数值(如,计算机断层照相法中Hounsfield单位的密度) •角度值(标准角度和科布角度) •自由绘画的画笔工具 快如闪电 RadiAnt DICOM Viewer是为使客户尽可能有效地利用资源而设计。它不但能在大内存的多处理器和多系统下运行,也能在旧款内存只有512MB的单机上运行。 在必要的情况下,64位版本能为现代系统提供超过4GB容量,储存所有曾打开过的像。非同步浏览可以让您在片打开的状态下浏览和处理片。 以上所有这些,只需要通过一个非常小巧,安装文件只有2MB大小的应用程序就可以实现。 多式DICOM的技术支持 该软件能够打开并展示不同格式的片: •数字式放射照相术(CR, DX) •乳房X射线照相术(MG) •计算机断层照相法(CT) •磁共振(MR) •正电子发射计算机断层扫描PET-CT (PT) •超声波扫描术(US) •数字血管造影术(XA) •医学照相术(NM) •二次片和扫描的像(SC) 许多种类的DICOM像都可以得到技术支持: •单色的 (如:CR, CT, MR) 和彩色的 (如:US, 3D重建) •静态像 (如:CR, MG, CT) 和连续动态像(如: XA, US) •未压缩和压缩过的像(RLE, 有损的JPEG, 无损的JPEG, JPEG 2000) 不同系列或研究的比较 为了比较单个片的多个系列或者多个片,目前都能再同一或者不同窗口中打开。 在同一平面中获取的片(如在造影剂应用之前和之后的计算机断层扫描(CT)照片系列)系统可以默认自动同步。 当浏览不同面的解剖系列像时,显示出的交叉参考线可以更好地展示相互间的联系 (如,磁共振像)。 DICOM文件转换成为像和视频 为了创建优秀视觉呈现和专业的出版——RadiAnt DICOM Viewer能够将DICOM文件转换成为JPEG格式片(压缩的)或者BMP格式片(未压缩的位)和WMV视频(Windows媒体视频)。 一张片,一整套系列或者全部打开的片都可以同时被转换。 通过快捷键,同时按下CTRL+C,可以将显示的片快速地复制到Windows剪贴板,并且能迅速地简单地粘贴到Word文档或PowerPoint文件。 多维重建 RadiAnt DICOM Viewer所提供的MPR工具可以用来在正交平面(冠状的、径向的、轴向的、倾斜的,取决于像的基本平面)中重建像。 重建过程相当迅速: 可以在大约三秒钟的时间,由超过2000张轴向CT断面切片重建出冠装位像(在现代英特尔酷睿i7系统下)。 PET-CT 像融合 在一个CT扫描件上覆盖一个彩色PET像,从而获得FDG(氟脱氧葡萄糖)摄取量增加的区域的结构参考。 在指定区域,用椭圆工具来测量SUVbw(运用体重计算出的标准吸收值)的最大、最小和平均参数。 像融合还能被运用到其他像形式,如磁共振像。DWI像也能通过T1或者T2系列中扫描像达到融合。 注意:这是一个安装软件,安装时需要在这个软件加上后缀.exe方可以执行安装
Altera FPGA\CPLD设计(基础篇)——Altera FPGA\CPLD推荐教材。。。 第1章 FPGA/CPLD简介 1.1 可编程逻辑设计技术简介 1.1.1 可编程逻辑器件发展简史 1.1.2 可编程逻辑器件分类 1.2 FPGA/CPLD的基本结构 1.2.1 FPGA的基本结构 1.2.2 CPLD的基本结构 1.2.3 FPGA和CPLD的比较 1.3 FPGA/CPLD的设计流程 1.4 FPGA/CPLD的常用开发工具 1.5 下一代可编程逻辑设计技术展望 1.5.1 下一代可编程逻辑器件硬件上的四大发展趋势 1.5.2 下一代EDA软件设计方法发展趋势 1.6 小结 1.7 问题与思考 第2章 Altera FPGA/CPLD的结构 2.1 Altera高密度FPGA 2.1.1 主流高端FPGA——Stratix 2.1.2 内嵌高速串行收发器的FPGA Stratix GX 2.1.3 新一代90nm高端FPGA StratiX II 2.2 Altera低成本FPGA. 2.2.1 主流低成本FPGA Cyclone 2.2.2 新一代低成本FPGA Cyclone II 2.3 Altera的CPLD器件 2.3.1 主流的CPLD MAX 3000A 2.3.2 CPLD的革 MAX II 2.4 小结 2.5 问题与思考 第3章 Altera Quartus II开发流程 3.1 Quartus II软件综述 3.1.1 Quartus II软件的特点及支持的器件 3.1.2 Quartus II软件的工具及功能简介 3.1.3 Quartus II软件的用户界面 3.2 设计输入 3.2.1 设计输入方式 3.2.2 设计规划 3.2.3 设计输入文件实例 3.2.4 设计约束 3.3 综合 3.3.1 使用Quartus II软件集成综合 3.3.2 控制综合 3.3.3 综合实例 3.3.4 第三方综合工具 3.4 布局布线 3.4.1 设置布局布线参数 3.4.2 布局布线实例 3.4.3 增量布局布线 3.4.4 反标保留分配 3.5 仿真 3.5.1 指定仿真器设置 3.5.2 建立矢量源文件 3.5.3 仿真实例 3.5.4 第三方仿真工具 3.6 编程与配置 3.6.1 建立编程文件 3.6.2 器件编程和配置 3.7 小结 3.8 问题与思考 第4章 Altera的IP工具 4.1 IP的概念、Altera的IP 4.1.1 IP的概念 4.1.2 Altera可提供的IP 4.1.3 Altera IP在设计中的作用 4.2 使用Altera的基本宏功能 4.2.1 定制基本宏功能 4.2.2 实现基本宏功能 4.2.3 设计实例 4.3 使用Altera的IP 4.3.1 定制IP 4.3.2 实现IP 4.3.3 设计实例 4.4 小结 4.5 问题与思考 第5章 Quartus II的常用辅助设计工具 5.1 I/O分配验证 5.1.1 I/O分配验证功能简介 5.1.2 I/O分配验证流程 5.1.3 用于I/O分配验证的输入 5.1.4 运行I/O分配验证 5.2 功率分析 5.2.1 Excel.based功率计算器 5.2.2 Simulation-based功率估算 5.3 RTL阅读器 5.3.1 RTL阅读器简介 5.3.2 RTL阅读器用户界面 5.3.3 原理的分页和模块层次的切换 5.3.4 过滤原理 5.3.5 将原理中的节点定位到源设计文件 5.3.6 在原理中查找节点或网线 5.3.7 使用RTL阅读器分析设计中的问题 5.4 SignalProbe及SignalTap II逻辑分析器 5.4.1 SignalProbe 5.4.2 SignalTap II逻辑分析器 5.5 时序收敛平面布局规划器(Timing Closure Floorplan) 5.5.1 使用Timing Closure Floorplan分析设计 5.5.2 使用Timing Closure Floorplan优化设计 5.6 Chip Editor底层编辑器 5.6.1 Chip Editor功能简介 5.6.2 使用Chip Editor的设计流程 5.6.3 Chip Editor视 5.6.4 资源特性编辑器 5.6.5 Chip Editor的一般应用 5.7 工程更改管理(ECO) 5.7.1 ECO简介 5.7.2 ECO的应用范围 5.7.3 ECO的操作流程 5.7.4 使用Change Manager查看和管理更改 5.7.5 ECO验证 5.8 小结 5.9 问题与思考 第6章 编程与配置 6.1 配置Altera FPGA 6.1.1 配置方式 6.1.2 主动串行(AS) 6.1.3 被动串行(PS) 6.1.4 快速被动并行(FPP) 6.1.5 被动并行异步(PPA) 6.1.6 JTAG配置方式 6.1.7 ByteBlaster II下载电缆 6.1.8 配置芯片 6.2 配置文件和软件支持 6.2.1 软件支持 6.2.2 配置文件 6.3 单板设计及调试注意事项 6.3.1 配置的可靠性 6.3.2 单板设计要点 6.3.3 调试建议 6.4 小结 6.5 问题与思考 第7章 MAX+PLUS II过渡到Quartus II 7.1 MAX+PLUS II与Quartus II的功能比较 7.2 转换MAX+PLUS II设计 7.2.1 改变GUI风格 7.2.2 转换MAX+PLUS II工程 7.2.3 查看新工程 7.2.4 导入MAX+PLUS II配置文件 7.3 编辑工程 7.3.1 修改设计芯片 7.3.2 设置编译选项 7.4 编译 7.4.1 运行编译器 7.4.2 查看工程结构 7.4.3 编译报告 7.5 时序分析 7.5.1 时序设置 7.5.2 运行时序分析器 7.5.3 时序分析指定路径 7.5.4 时序约束布局器 第9章 刀路的模拟、校验和后置处理 9.1 模拟刀路 9.2 校验刀路 9.3 后置处理 9.4 加工文档 9.5 总结 附录A A.1 Cimatron快捷键 A.2 Cimatron主菜单参数设置 A.3 FILE-SETUP设置 A.4 NC常见旗标含义 A.5 Cimatron数据转换 A.6 数控加工工艺卡
OPhone平台2D游戏引擎实现——物理引擎(一) OPhone平台开发, 2010-10-19 17:27:20 标签 : Ophone平台 2D 游戏 引擎   上一篇文章我们介绍了常见的各种游戏特效的实现,你现在可以很轻松的实现各种游戏中所需要的特效,但是,你可能已经意识到了,我们的游戏一般都需要进行碰撞检测,比如前面的火柴棍小人,我们需要检测子弹和敌人之间的碰撞;碰撞检测通常是游戏开发的难点,作为引擎必然少不了碰撞检测部分,这里我们还是按照cocos2d的构架,使用Box2d作为物理引擎,下面我们将通过在Ophone平台实现一个小游戏,来对Box2d物理引擎进行学习。   Box2d   Box2D是一个用于游戏的2D刚体仿真库,它可以使物体的运动更加真实,让游戏场景看起来更具交互性。2D物理引擎能增强游戏世界中物体如多边形(砖块,三角形,多边形)的动作的真实感从而提高游戏质量。该引擎通过用户设定的参数如重力,密度,摩擦,弹性等参数计算碰撞,角度,力和动力等。这些计算需要大量的数学,物理等知识,如果有兴趣也可以下载其源码来研究。 Box2d同时也提供了各种语言环境的实现,由于Ophone平台使用java作为变成语言,所以我们将选择使用Box2d的java版JBox2d,这也将产生一个问题,JBox2D是用processing库来处理像显示,所以Ophone平台上则不适用,在Ophone平台上的像渲染主要包括两种:Canvas和Opengl ES,因此我们可以任选其中一种,这里为了配合我们的引擎实现,选择通过Opengl ES来作为渲染部分,这部分就需要我们自己来实现,其实我们也可以不使用其像渲染部分,因为我们主要是使用Box2d来做物理检测,稍后我们会通过一个实例游戏来介绍。 另外,比较优秀的2D物理引擎还有Chipmunk,对于谁好谁坏,我们这里不去评价,如果要使用Chipmunk作为物理引擎会比Box2d稍微苦难一些,因为Chipmunk目前没有Java版本,所以只能通过JNI方式来使用,这就需要使用NDK来开发原生的C程序,使用C语言来做,效率要高很多,但是开发,调试的难度也将增加,有机会我们将可以介绍如何使用NDK来编写C程序,并同时整合Chipmunk物理引擎。 这里只是我们对Box2d的一个简单介绍,让大家明白其用处,关于更多详细信息,大家可以参考其官方网站http://www.box2d.org/,12-1则是cocs2d中演示的Box2d物理引擎效果,学完这部分内容,你也可以很轻松将其运行在Ophone平台上。   12-1 cocos2d Iphone Box2d演示   12-1中这每个方块都具有重力,摩擦力,碰撞检测规则,他们都处于同一个世界场景中,不必眼红Iphone开发者,下面就给大家看一下,我们在Ophone平台提供的示例物理小游戏。 在学习使用Box2D引擎之前,我们需要了解一下一些常用的概念: 刚体(rigid body) 一块十分坚硬的物质,它上面的任何两点之间的距离都是完全不变的。它们就像钻石那样坚硬。我们用物体(body)来代替刚体。 形状(shape) 一块严格依附于物体(body)的 2D 碰撞几何结构(collision geometry)。形状具有摩擦(friction)和恢复(restitution)的材料性质。 约束(constraint) 一个约束(constraint)就是消除物体自由度的物理连接。在 2D 中,一个物体有 3 个自由度。如果我们把一个物体钉在墙上(像摆锤那样),那我们就把它约束到了墙上。这样,此物体就只能绕着这个钉子旋转,所以这个约束消除了它 2 个自由度。 接触约束(contact constraint) 一个防止刚体穿透,以及用于模拟摩擦(friction)和恢复(restitution)的特殊约束。你永远都不必创建一个接触约束,它们会自动被 Box2D 创建。 关节(joint) 它是一种用于把两个或多个物体固定到一起的约束。Box2D 支持的关节类型有:旋转,棱柱,距离等等。关节可以支持限制(limits)和马达(motors)。 关节限制(joint limit) 一个关节限制(joint limit)限定了一个关节的运动范围。例如人类的胳膊肘只能做某一范围角度的运动。 关节马达(joint motor) 一个关节马达能依照关节的自由度来驱动所连接的物体。例如,你可以使用一个马达来驱动一个肘的旋转。 世界(world) 一个物理世界就是物体,形状和约束相互作用的集合。Box2D 支持创建多个世界,但这通常是不必要的。 这里先给大家介绍就是让大家明白Box2d包括哪些内容,稍后对框架的介绍时就能更加容易理解,当然对于这些具体的功能,我们会在后面跟着示例代码一起学习。   Ophone Box2d   首先分析一下我们在Ophone平台上的Box2dDemo需要实现什么功能,首先我们将整个屏幕构建成一个盒子,然后再盒子中设置各种障碍,当我们触摸屏幕上任意位置时,就释放一个当前选择的物体,然后该物体将受到重力等因素的影响开始运动,直到最后静止下来。运行效果如12-2所示。   12-2 OphoneBox2d效果   屏幕中间的长条则是我们设置的障碍,而圆形和矩形都是我们在点击屏幕时要释放的物体,前面我们说过,JBox2d中的形部分在Ophone中不能用,所以我们会专门介绍如何通过Opengl ES来对像进行渲染,另外,该示例中的这些物体都是通过纹理映射来将片映射到四边形上。为了大家能掌握形系统相关内容,我们还实现了一个功能,玩家可以自己设置障碍,只需要点击Menu中,选择"编辑模式"就可以进入障碍编辑状态,如12-3所似。   12-3 障碍编辑状态   当障碍编辑完成之后再次选择编辑模式,则恢复到游戏中,此时我们所编辑的这些障碍都会正常的运行。当然该过程我们并没有使用引擎来完成,目的在于让大家更清楚渲染的原理,以及代码能够更多的重用,也就是说,大家可以直接拷贝代码到需要的游戏中去即可。同时大家也能掌握很多Opengl ES的相关知识。   Ophone平台如何使用JBox2d   要使用JBox2d我们首先需要获得其源码或者jar包,这个就不用多说了,知道其官方网站下载即可,这里我们下载了一个完整版本jbox2d-2.0.1-full.jar,让后将其放入我们所建立OphoneBox2d工程的lib文件夹下,JBox2d中大致包含了如12-4所示的一些包:   12-4 JBox2d结构   其中org.jbox2d.collision比较重要,主要负责处理碰撞相关,包括对一些多边形的实现,这里所说的多边形主要是一些数据,比如多边形的位置,大小,重力,形状,质量等属性;org.jbox2d.common包主要用来设置一些全局的属性(Setting.java),调试时所使用的颜色(Color3f.java),以及其他的一些数学相关的内容,因为我们说了Box2d他主要不是来做渲染的,但是有时候我们需要知道所设置的这些物体是否正确,进行调试,就需要绘制这些简单的形,并显示出来,供我们调试;org.jbox2d.dynamics包主要负责动力学相关的内容,下面是常见的功能包描述。 org.jbox2d.collision包 AABB:AABB坐标 OBB:OBB坐标 ContactID:接触ID ContactPoint:接触点 ManifoldPoint:繁殖点 Segment:线段 Shape:外形基类 ShapeDef:外形定义基类 CircleDef:圆外形定义 CircleShape:圆外形 FilterData:碰撞过滤器 MassData:质量运算器 PolygonDef:多边开定义 PolygonShape:凸多边形 org.jbox2d.common包 Color3f:调试绘颜色 Settings:全局设置 Mat22:2*2 矩阵 Sweep:碰撞描述 Vec2:向量(x ,y) XForm:坐标转换,平移或旋转 标准的版本中还会存在Mat33表示3*3的矩阵和Vec3向量(x,y,z),该java版本中没有出现这些。 org.jbox2d.dynamics包 Body:刚体或叫物体 BodyDef:刚体定义 BoundaryListener:世界边界侦听 ContactFilter:继承这个类用来获取过滤碰撞 ContactListener:继承这个类用来获取碰撞结果 DebugDraw:调试绘,用于调试 DestructionListener:关节或外形销毁时处理方法 World:物理世界 org.jbox2d.dynamics.contacts Contact:管理两个外形接触 ContactEdge:接触边用来连接多个物体和接触到一个接触表 ContactResult:记录接触结果 org.jbox2d.dynamics.Joints DistanceJoint:距离校正器 DistanceJointDef:距离连接定义 GearJoint:齿轮 GearJointDef:齿轮连接定义 Joint:连接基类 JointDef:连接定义基类 JointEdge:用于组合刚体或连接到一起.刚体相当于节点,而连接相当于边 MouseJoint:鼠标连接 MouseJointDef:鼠标连接定义 PrismaticJoint:棱柱连接 PrismaticJointDef:棱柱连接定义 PulleyJoint:滑轮连接 PulleyJointDef:滑轮连接定义 RevoluteJoint:旋转连接 RevoluteJointDef:旋转连接定义 org.jbox2d.testbed:主要是一些用来测试的程序 添加JBox2d到Ophone项目中   要在工程中使用JBox2d库,需要将JBox2d添加到工程中,添加方法如下: 右键单击工程,选择"Properties",进入项目Properties界面。 选择"Java Build Path",选择"Libraries"选项卡。 在点击"Add Jars..."按钮,添加Jar。 选择当前工程中我们之前放入lib文件夹中的jbox2d-2.0.1-full.jar文件,如12-5所示,单击"确定"按钮即可。   12-5 添加jbox2d-2.0.1-full.jar   OphoneBox2d框架   现在工程的结构展开应该如12-6所示。   12-6 OphoneBox2d项目结构   其中实现该工程的文件如下: Box2dTest:工程Activity,入口 GameGLSurfaceView:游戏GLSurfaceView GLRenderer:Opengl es渲染器 DrawObject:使用Opengl ES来绘制常用形(矩形,圆形) PhysicsWorld:物理世界场景   OphoneBox2d实现   开始分析代码之前,我们先确定一下需要准备的资源片,从12-2所示,我们可以看出,多少需要一个矩形和一个圆形的片(当然也可直接指定颜色绘制矩形和圆形),这里我们将使用片来进行纹理映射,该工程所需要的纹理片如12-7所示。    12-7 资源片   Box2dTest实现   该类继承自Activity,将作为本程序的入口,授予我们是通过Opengl ES来渲染的,所以构建需要构建一个GLSurfaceView对象作为Opengl ES的窗口,然后通过setContentView函数来设置显示该窗口视。然后分别在onPause和onResume函数中调用GLSurfaceView类的GLSurfaceView。当然这也是所有Opengl ES程序的渲染基础框架,所有的Opengl ES程序窗口都由GLSurfaceView来实现。具体实现入代码清单12-1所示。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

陆杨0321

你的鼓励将是我努力的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值