2021-06-25

1.实验目的：下载Quartur ii软件和modlsim软件并进行联合仿真。
2.实验工具:pc机和Quartur ii软件和modlsim软件。
3.实验过程：打开quartus新建一个工程，在选择所保存的文件夹后并进行芯片选择Simulation中选择Modelsim保存完成，打开Verilog，将我们写的代码输入并保存在自己刚才保存的文件夹中

4.实验截图：

4.实验视频：请下载哔哩哔哩打开网址：
5…实验代码：module fulladd(sum,c_cut,a,b,c_in);
output sum,c_cut;
input a,b,c_in;

wire s1,c1,c2;

xor (s1,a,b);
and (c1,a,b);
xor (sum,s1,c_in);
and (c2,s1,c_in);
or (c_out,c2,c1);

endmodule
module test;
wire sum,c_out;
reg a,b,c_in;
fulladd fadd(sum,c_out,a,b,c_in);

initial
begin
a=0;b=0;c_in=0;
#10 a=0;b=0;c_in=1;
#10 a=0;b=1;c_in=1;
#10 a=0;b=1;c_in=1;
#10 a=1;b=0;c_in=0;
#10 a=1;b=0;c_in=1;
#10 a=1;b=1;c_in=0;
#10 a=1;b=1;c_in=1;
#10 $stop;
end
endmodule

——————
版权声明：本文为CSDN博主「BMM111」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/miludeboke/article/details/115738258