手撕AXI-Full总线接口，实现AXI_Full Master接口

已于 2023-05-07 16:45:18 修改
阅读量1.8k 收藏 27
点赞数 4
文章标签： fpga开发 arm开发
于 2023-05-07 16:44:53 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/modest_cat/article/details/130543453
版权

一、AXI介绍

AXI全称Advanced eXtensible Interface，属于AMBA总线中的一种，由ARM公司制定。目前主流的包括AXI3和AXI4，其中AXI4又包括AXI4_Lite、AXI4_Full以及AXI4_Stream。本文是基于Xilinx AXI4 IP实现AXI4_FULL Master控制接口。

AXI协议是基于突发传输的，意味着只需要告诉首地址以及突发大小等信息即可实现数据传输。AXI_Full包括五个独立的通道：
1）读地址通道；
2）读数据通道；
3）写地址通道；
4）写数据通道；
5）写响应通道。
具体的通道信号可以参考ARM官网文档，此处不列举，重点在Verilog实现，有需要补充预备知识的提前看看。

二、Verilog实现

最终设计支持Burst_len为1、2、4、8、16、32、64、128、256的传输，在地址0处写入1-16，产生Wlast，然后又在地址0处读出1-16，接收Rlast。重点在控制每个通道的Valid和Ready信号，产生写地址AWADDR、写数据WDATA、读地址ARADDR。
1）接口信号
参考Xilinx的IP，端口信号基本不变，全部复制即可，这里就不放了。
2）时序逻辑
这部分代码主要就是控制寄存器类型的Valid和Ready信号的产生，以及Waddr、Raddr和Wdata、Wlast的产生。这里需要重点关注WLAST的产生，为了支持Burst_len长度从1~256，这里对Burst_len进行判断，最终真正的WLAST信号由组合逻辑部分选择产生。

always@(posedge M_AXI_ACLK)
	if(!M_AXI_ARESETN || (M_AXI_AWVALID && M_AXI_AWREADY))
		r_m_axi_awvalid <= 'd0;
	else if(r_m_axi_wstart)
		r_m_axi_awvalid <= 'd1;
	else
		r_m_axi_awvalid <= r_m_axi_awvalid;

always@(posedge M_AXI_ACLK)
	if(!M_AXI_ARESETN)
		r_m_axi_awaddr <= 'd0;
	else if(r_m_axi_wstart)
		r_m_axi_awaddr <= 'd0;
	else
		r_m_axi_awaddr <= 'd0;

always@(posedge M_AXI_ACLK)
	if(!M_AXI_ARESETN || M_AXI_WLAST)
		r_m_axi_wvalid <= 'd0;
	else if(M_AXI_AWVALID && M_AXI_AWREADY)
		r_m_axi_wvalid <= 'd1;
	else
		r_m_axi_wvalid <= r_m_axi_wvalid;

always@(posedge M_AXI_ACLK)
	if(!M_AXI_ARESETN || M_AXI_WLAST)
		r_m_axi_wdata <= 'd1;
	else if(M_AXI_WVALID && M_AXI_WREADY)
		r_m_axi_wdata <= r_m_axi_wdata + 1;
	else
		r_m_axi_wdata <= r_m_axi_wdata;

always@(posedge M_AXI_ACLK)
	if(!M_AXI_ARESETN)
		r_m_axi_wlast <= 'd0;
	else if(C_M_AXI_BURST_LEN == 1)
		r_m_axi_wlast <= 'd0;
	else if(C_M_AXI_BURST_LEN == 2 && (M_AXI_WVALID && M_AXI_WREADY && !r_m_axi_wlast))
		r_m_axi_wlast <= M_AXI_WVALID && M_AXI_WREADY;
	else if(C_M_AXI_BURST_LEN > 2 && r_burst_cnt == C_M_AXI_BURST_LEN-2)
		r_m_axi_wlast <= 'd1;
	else
		r_m_axi_wlast <= 'd0;

always@(posedge M_AXI_ACLK)
	if(!M_AXI_ARESETN || M_AXI_WLAST)
		r_burst_cnt <= 'd0;
	else if(M_AXI_WVALID && M_AXI_WREADY)
		r_burst_cnt <= r_burst_cnt + 1;
	else
		r_m_axi_wlast <= r_burst_cnt;

always@(posedge M_AXI_ACLK)
	if(!M_AXI_ARESETN || (M_AXI_ARVALID && M_AXI_ARREADY))
		r_m_axi_arvalid <= 'd0;
	else if(r_m_axi_rstart)
		r_m_axi_arvalid <= 'd1;
	else
		r_m_axi_arvalid <= 'd0;

always@(posedge M_AXI_ACLK)
	if(!M_AXI_ARESETN)
		r_m_axi_araddr <= 'd0;
	else if(r_m_axi_rstart)
		r_m_axi_araddr <= 'd0;
	else
		r_m_axi_araddr <= 'd0;

always@(posedge M_AXI_ACLK)
	if(!M_AXI_ARESETN || M_AXI_RLAST)
		r_m_axi_rready <= 'd0;
	else if(M_AXI_ARVALID && M_AXI_ARREADY)
		r_m_axi_rready <= 'd1;
	else
		r_m_axi_rready <= r_m_axi_rready;

always@(posedge M_AXI_ACLK)
	if(!M_AXI_ARESETN)
		r_m_axi_rdata <= 'd0;
	else if(M_AXI_RVALID && M_AXI_RREADY)
		r_m_axi_rdata <= M_AXI_RDATA;
	else
		r_m_axi_rdata <= r_m_axi_rdata;

3）组合逻辑
这部分就是第一部分接口信号的输出逻辑。这里的clog2b为自己写的求数据位宽的函数。注意真正写入的地址是要加上一个基地址的。

assign M_AXI_AWID    = 'd0                              ;
assign M_AXI_AWLEN   = C_M_AXI_BURST_LEN                ;
assign M_AXI_AWSIZE  = clog2b(C_M_AXI_DATA_WIDTH/8 - 1) ;
assign M_AXI_AWBURST = 2'b01                            ;
assign M_AXI_AWLOCK  = 'd0                              ;
assign M_AXI_AWCACHE = 4'b0010                          ;
assign M_AXI_AWPROT  = 'd0                              ;
assign M_AXI_AWQOS   = 'd0                              ;
assign M_AXI_AWUSER  = 'd0                              ;
assign M_AXI_AWADDR  = r_m_axi_awaddr + C_M_TARGET_SLAVE_BASE_ADDR ;
assign M_AXI_AWVALID = r_m_axi_awvalid                  ;

assign M_AXI_WSTRB  = {C_M_AXI_DATA_WIDTH/8{1'b1}}      ;
assign M_AXI_WUSER  = 'd0                               ;
assign M_AXI_WDATA  = r_m_axi_wdata                     ;
assign M_AXI_WLAST  = (C_M_AXI_BURST_LEN == 1) ? w_write_last : r_m_axi_wlast ;
assign M_AXI_WVALID = r_m_axi_wvalid                    ;

assign M_AXI_BREADY = 1'b1								;

assign M_AXI_ARID    = 'd0                              ;
assign M_AXI_ARADDR  = r_m_axi_araddr + C_M_TARGET_SLAVE_BASE_ADDR ;
assign M_AXI_ARLEN   = C_M_AXI_BURST_LEN                ;
assign M_AXI_ARSIZE  = clog2b(C_M_AXI_DATA_WIDTH/8 - 1) ;
assign M_AXI_ARBURST = 2'b01                            ;
assign M_AXI_ARLOCK  = 'd0                              ;
assign M_AXI_ARCACHE = 4'b0010                          ;
assign M_AXI_ARPROT  = 'd0                              ;
assign M_AXI_ARQOS   = 'd0                              ;
assign M_AXI_ARUSER  = 'd0                              ;
assign M_AXI_ARVALID = r_m_axi_arvalid                  ;

assign M_AXI_RREADY  = r_m_axi_rready                   ;

assign w_write_last = M_AXI_WVALID && M_AXI_WREADY		;

4）状态机
这里对写逻辑和读逻辑采用了两个FSM进行控制，产生写开始Wstart和读开始Rstart信号。写读共有7个状态。

/************************状态机*************************/
always@(posedge M_AXI_ACLK)
	if(!M_AXI_ARESETN)
		r_m_write_current <= P_ST_IDLE;
	else
		r_m_write_current <= r_m_write_next;

always@(*)
	case(r_m_write_current)
		P_ST_IDLE       : r_m_write_next = P_ST_WRITE_START;
		P_ST_WRITE_START: r_m_write_next = r_m_axi_wstart ? P_ST_WRITE_TRANS : P_ST_WRITE_START;
		P_ST_WRITE_TRANS: r_m_write_next = M_AXI_WLAST ? P_ST_WRITE_END : P_ST_WRITE_TRANS;
		P_ST_WRITE_END  : r_m_write_next = (r_m_read_current == P_ST_READ_END) ? P_ST_IDLE : P_ST_WRITE_END;
		default         : r_m_write_next = P_ST_IDLE;
	endcase

always@(posedge M_AXI_ACLK)
	if(!M_AXI_ARESETN)
		r_m_axi_wstart <= 'd0;
	else if(r_m_write_current == P_ST_WRITE_START)
		r_m_axi_wstart <= 'd1;
	else
		r_m_axi_wstart <= 'd0;

/************************状态机*************************/
always@(posedge M_AXI_ACLK)
	if(!M_AXI_ARESETN)
		r_m_read_current <= P_ST_IDLE;
	else
		r_m_read_current <= r_m_read_next;

always@(*)
	case(r_m_read_current)
		P_ST_IDLE      : r_m_read_next = (r_m_write_current == P_ST_WRITE_END) ? P_ST_READ_START : P_ST_IDLE;
		P_ST_READ_START: r_m_read_next = r_m_axi_rstart ? P_ST_READ_TRANS : P_ST_READ_START;
		P_ST_READ_TRANS: r_m_read_next = M_AXI_RLAST ? P_ST_READ_END : P_ST_READ_TRANS;
		P_ST_READ_END  : r_m_read_next = P_ST_IDLE;
		default        : r_m_read_next = P_ST_IDLE;
	endcase

always@(posedge M_AXI_ACLK)
	if(!M_AXI_ARESETN)
		r_m_axi_rstart <= 'd0;
	else if(r_m_read_current == P_ST_READ_START)
		r_m_axi_rstart <= 'd1;
	else
		r_m_axi_rstart <= 'd0;

三、仿真验证

验证采用在TOP模块里例化一个Xilinx 的AXI4_Full IP以及咱们自己写的Master接口，将咱们的信号连接到AXI4_Full IP 里的Slave口，大概如下图。
Fig. 1 TOP框图

然后对TOP编写tb仿真，tb里主要产生clk,rst即可，过于简单，这里就不放了。直接看波形。

先看与写相关的通道：可以看到在设置Burst_len为16时，满足握手要求，当AWVALID和AWREADY握手，成功写入1~16，并在最后一个数据处产生WLAST信号，成功后产生BVALID，且BRESP为Okay。
Fig. 2 写通道仿真波形
再看与读相关的通道：当ARVALID和ARREADY握手，且RVALID和RREADY握手时，成功读出1~16，并在最后一个数据处产生RLAST信号。但这里发现1）RVALID和RREADY握手时总是会产生间断，这是由于Xilinx 的IP自身问题产生的，因为RVALID对于咱们的接口来说是输入。2）最后读出的数据多了一个，这应该也是由于Xilinx 的IP自身问题产生的。总之咱们的Master接口实现是没有问题的。
Fig. 3 读通道仿真波形
最后验证对于其他的Burst_len都是成功的。

modest_cat
关注
详解AXI4-Full接口（3）--AXI4-Full接口IP源码仿真及分析（Master接口）
孤独的单刀
11-29 7167
通过本文您会学到：1、了解AXI4-Full的master接口；2、加深Xilinx的IP、仿真工具的使用；3、学习Xilinx的优秀源码。
ZYNQ axi4-full-master和slave总线搭建
wangjie36的博客
06-05 1847
AXI4：面向高性能地址映射通信需求，是面向地址映射的接口，最大允许256次的数据突发传输；AXI4-Lite：是一个轻量级的地址映射单次传输接口，占用很少的逻辑单元。AXI4-Stream：面向高速流数据传输；去掉了地址项，允许无限制的数据突发传输规模。axi-full-slave的axi_awready，当满足条件(~axi_awready&&S_AXI_AWVALID &&~axi_awv_awr_flag && ~axi_arv_arr_flag)=1 的时候表示可以进行一次AXI-FULL的 ..
【IC设计】草履虫都能看懂的AXI入门博客（大量图文来袭，手把手教学，波形仿真）
VICI的博客
04-21 4993
本文介绍了AXI协议的几种分类、五个通道、时序图，给出了如何创建一个简单的AXI收发的block design，对波形仿真进行了分析。 由于时间仓促，写的不足的地方多多包涵，后面会继续更新手撕AXI协议以及本文配套讲解视频，感觉有用的点个关注不迷路~~
AXI总线
最新发布
小瑞同学的博客
07-27 1186
摘要:AXI总线学习笔记
【vivado】AXI4接口verilog代码分析
weixin_34184561的博客
01-10 8160
用vivado创建new AXI4 IP，配置：AXI4-Full，Master。分析内部关于AXI4接口自动产生的代码。 1、在 M_AXI_ACLK 同步时钟下，抓取 INIT_AXI_TXN 由低变高，让init_txn_pulse 产生个pulse信号； 2、输入信号INIT_AXI_TXN 是这个ip的一个输入信号，是由用户在PL或PS侧控制，下有说明； 3、...
2022IC秋招面经分享【华为·芯片与器件工程师（上海海思）】
akkkkkk7的博客
10-04 3520
上海海思
AXI总线之AXI FULL总线分析与实现
leo_xu_的博客
03-07 1714
一、AXI总线简介 AXI是AMBA中一个新的高性能协议。AXI技术丰富了现有的AMBA标准内容，满足超高性能和复杂的片上系统（Soc）设计的需求。AXI特点：单向通道体系结构。信息流只以单方向传输，简化时钟域间的桥接，减少门数量。当信号经过复杂的片上系统时，减少延时。支持多项数据交换。通过并行执行猝发操作，极大提高了数据吞吐能力，可在短时间内完成任务，在满足高性能要求的同时，又减少了功耗。独立的地址和数据通道。地址和数据通道分开，能对每一个通道进行单独优化，可以根据需要控制时序通道，将时钟频率提高到最高
AXI4（AXI-full）总线详细介绍
热门推荐
梦 醉了谁的博客
06-17 3万+
AXI4（AXI-full）总线详细介绍1.1 什么是AXI1.1.1 zynq的三种AXI总线1.1.2 AXI的三种接口1.1.3 AXI协议1.1.3.1 AXI握手协议1.1.3.2 突发式读写1.2 AXI管脚说明1.3 读写传输实现过程1.3.1 读传输实现过程1.3.2 写传输实现过程1.4 AXI的数据结构 1.1 什么是AXI    总线、接口和协议，这三个词常常被联系在一起，但是我们要明白他们的区别。总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由数据线、地址线、控制线等
axi_full.zip
10-11
AXI-full总线主从仿真源码+时序图.可以直接加入vivado进行仿真、测试
AXI协议(三)-AXI-FULL概述及传输事务
今日你学左米啊
06-05 3286
AXI协议(三)-AXI-FULL概述及传输事务 在本文中，你将可能学会： AXI-FULL协议的梗概 AXI-Full一次传输业务的过程 由于AXI协议的复杂,下面的内容可能在后面才会介绍到: 乱序和穿插机制(包括ID) 锁定（lock）和独占(exclusive)机制 缓存(cache和buffer)机制 QOS和REGION机制 本文会专注于传输,上面的会专开别的文章介绍,下称AXI-Full为AXI 由于篇幅关系，代码会放在下一篇 文章目录AXI协议(三)-AXI-FULL概述及传输事务A
AXI-stream总线多端口仲裁算法_fixedpriority_roundrobin_arbiter_AXI-Stream_
10-02
AXI-stream总线多端口仲裁算法是设计高性能并行系统中的关键部分，尤其是在现代FPGA和ASIC设计中。...实现这些算法的代码或设计文件（如压缩包内的文件）对于理解、定制和优化AXI-stream接口的仲裁逻辑至关重要。
简易版AXI_BFM-master-slave verilog实现（包含testbech）
08-09
一个简易版AXI_BFM-master-slave verilog实现（包含testbech），不是很完整，但是可以参考。
AXI4-master源码分析
06-08
AXI4-master源码分析 AXI4-master源码分析 AXI4-master源码分析
verilog-axi-master_verilog_AXImaster_verilogaxi_axiverilog_AXI_源
10-04
Verilog AXI Components ReadmeGitHub repository: alexforencich verilog-axi
ZYNQ AXI 读写
02-18
本文介绍了zynq-7000在vivado下面AXI总线的读写介绍和实际操作。
axi-lite总线实现uart，实现了axi总线的dma
08-08
在本文中，我们将深入探讨如何使用AXI-Lite总线实现UART（通用异步收发传输器）并集成AXI DMA（直接存储器访问）功能。AXI（Advanced eXtensible Interface）是ARM公司提出的一种高性能接口标准，广泛应用于FPGA和...
详解AXI4-Full接口（1）--什么是AXI4-Full接口？
孤独的单刀
11-24 1万+
通过本文您会学到：什么事AXI-Full总线？
详解AXI4-Full接口（2）--AXI4-Full接口IP源码仿真及分析（Slave接口）
孤独的单刀
11-28 6479
通过本文您会学到：1、了解AXI4-Full的slave接口；2、加深Xilinx的IP、仿真工具的使用；3、学习Xilinx的优秀源码。
ZYNQ之路--Xilinx AXI-Full-Master实例代码翻译
weixin_54358182的博客
10-02 2518
在我学习过程中遇到了第一个认知上的门槛：AXI协议。试想一个场景：我PL端的IP要通过AXI-Full协议给PS端传输数据，我该怎么做？首先肯定是创建一个带有AXI-Full-Matser的接口下一步，Xilinx官方会给我们一个接口的实例文件：顶层是一个对外的接口，而内层的代码则是AXI-Full-Master接口的协议实现。当然了，我们肯定是要通过改动这个文件来将我们自己的IP和AXI接口协议相结合，因此我们有必要读懂AXI-Full-Master的代码内容。
xilinx axi-full
08-30
AXI-Full是Xilinx提供的一种高性能、可扩展的总线协议，用于处理器和外设之间的通信。它是AXI（Advanced eXtensible Interface）协议的一种变体。AXI-Full支持高带宽、低延迟的数据传输，并且能够提供高度的并行性和灵活性。 AXI-Full协议包括多个通道，其中包括写地址通道（AW）、写数据通道（W）、写响应通道（B）、读地址通道（AR）、读数据通道（R）。通信通过这些通道进行，并且每个通道都有相应的握手信号。 在AXI-Full协议中，写数据通道的握手过程是根据主机给出的握手信号来拉高axi_wready信号。当S_AXI_AWVALID和S_AXI_WVALID都被主机拉高时，axi_wready会在一个S_AXI_ACLK时钟周期内被拉高。当重置信号低电平时，axi_wready会被置为低电平。同时，axi_awv_awr_flag信号也被使用来表示从机进入了被写入数据的过程。 而读地址通道的握手过程是根据主机给出的握手信号来拉高axi_arready信号，并拉高axi_awv_awr_flag信号，表示从机进入了被读取数据的过程。当S_AXI_ARVALID被主机拉高时，axi_arready会在一个S_AXI_ACLK时钟周期内被拉高。当重置信号被拉低时，axi_arready会被置为低电平。同时，axi_arv_arr_flag信号也被使用来指示从机是否接收到了读取地址。 以上是关于AXI-Full协议中写数据通道和读地址通道的握手过程的描述。如果您有更多关于AXI-Full协议的问题，或者需要更详细的说明，请告诉我。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *2* [带你快速入门AXI4总线--AXI4-Full篇（2）----XILINX AXI4-Full接口IP源码仿真分析（Slave接口）](https://blog.csdn.net/wuzhikaidetb/article/details/121594798)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] - *3* [Designing-a-Custom-AXI-Slave-Peripheral:使用Xilinx Vivado工具创建自定义AXI-lite从属外围设备的指南](https://download.csdn.net/download/weixin_42099906/18652670)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值