ZYNQ axi4-full-master和slave总线搭建

一，在XIINX FPGA中有支持三种AXI总线，有三种AXI协议接口，全局时钟，复位低有效分别是
AXI4：面向高性能地址映射通信需求，是面向地址映射的接口，最大允许256次的数据突发传输；
AXI4-Lite：是一个轻量级的地址映射单次传输接口，占用很少的逻辑单元。
AXI4-Stream：面向高速流数据传输；去掉了地址项，允许无限制的数据突发传输规模。

1,写地址通道

2，写数据通道信号和写响应数据信号

3，读地址通道

4，读数据通道

二， axi4-full-master和slave总线搭建，vivado版本2017.4

1，单击菜单栏Tools->Create and Package New IP,开始创建一个axi f