【前端验证】通关寄存器与ral_model —— 生成的RTL代码分析（1）

前言

【前端验证】通关寄存器与ral_model —— 第一个简单的demo

在完成一版基于xml描述的寄存器模型生成后，我们来分析一下rtl代码的组成。

RTL分析

画一张表格，表示下目前的寄存器结构：

system	block	register	field
Gjm_sys	global_cfg	status_cfg	intp_cfg
			rsvd

只有我们通过以system为顶层进行的寄存器生成，生成之后得到了如下几个RTL文件（ral_model在另外的目录）：

$tree
.
├── ral_blk_Gjm_sys_global_cfg_rtl.sv
├── ral_reg_Gjm_sys_global_cfg_status_cfg_rtl.sv
└── ral_sys_Gjm_sys_rtl.sv

那么咱先从ral_sys开始看起。

module ral_