【IC萌新虚拟项目】spt_if的接口spt_agent utils搭建

尼德兰的喵

已于 2023-07-27 11:48:38 修改

阅读量470

点赞数 1

分类专栏： ICer萌新入职虚拟项目尼德兰的喵全内容专栏文章标签： verilog 芯片 systemverilog UVM

于 2023-07-16 18:44:56 首次发布

本文链接：https://blog.csdn.net/moon9999/article/details/131738888

版权

尼德兰的喵全内容专栏同时被 2 个专栏收录

122 篇文章 15 订阅 ¥199.90 ¥299.90

订阅专栏

超级会员免费看

ICer萌新入职虚拟项目

26 篇文章 21 订阅 ¥99.90 ¥299.90

订阅专栏

超级会员免费看

本文介绍了在IC验证中如何搭建UVM框架中的spt_agent，包括spt_transaction的设计，如transaction属性、约束设定，以及spt_interface、spt_driver和spt_monitor的实现。此外，还强调了自测环境的建立，以确保组件的正确性。

摘要由CSDN通过智能技术生成

关于整个虚拟项目，请参考：

【HISI IC萌新虚拟项目】Package Process Unit项目全流程目录_尼德兰的喵的博客-CSDN博客

前言

基于前文我们所规划的验证环境结构来一步步的搭建UVM框架，第一步呢就是spt_agent。本章所有内容涉及到的代码均已上传gitee，已完成部分验证环境的目录为：

└── ver
    └── common
        └── utils
            ├── spt.cfg
            └── spt_utils
                ├── spt_utils.lst
                ├── src
                │   ├── spt_agent.sv
                │   ├── spt_driver.sv
                │   ├── spt_interface.sv