让一部分人先学会【pcie信号完整性测试】

已于 2022-01-24 17:50:37 修改
阅读量3.3k 收藏 9
点赞数 2
分类专栏： NXP LX2160a开发与调试 文章标签： pcie信号完整性 pcie信号一致性侧is lx2160 pcie compliance
于 2022-01-17 17:06:33 首次发布
本文为博主原创文章，未经博主允许不得转载。
本文链接：https://blog.csdn.net/muaxi8/article/details/122543611
版权
本文介绍了如何在NXP LX2080平台上手动配置PCIe信号完整性，通过devmem工具修改Link_Control_2_Register进入Compliance状态，以进行Gen3.0 x4的测试。在EP模式下成功测试到5Gbps和8Gbps，而在RC模式下只能达到2.5Gbps。测试过程中强调了手动配置的重要性，避免自动化脚本导致的问题，并详细描述了测试流程和状态机验证方法。
摘要由CSDN通过智能技术生成

平台：nxp LX2080

配置寄存器： PCI Express Link Control 2 Register (Link_Control_2_Register)

系统起来后，配置Link_Control_2_Register bit.4 Enter Compliance为1

我的是在主控为EP模式下测试成功的，RC模式下只能测到2.5Gbps。

devmem 工具源码下载：   devmem工具源码，使用很方便-Linux文档类资源-CSDN下载

以pcie gen3.0 x4为例进行配置：

devmem

Usage:  devmem { address } [ type [ data ] ]
        address : memory address to act upon
        type    : access operation type : [b]yte, [h]alfword, [w]ord
        data    : data to be written

先读寄存器值：

root@localhost:~# devmem 0x34000a0 h
/dev/mem opened.
M

了解本专栏 订阅专栏 解锁全文 超级会员免费看
木泽八
关注
专栏目录
订阅专栏
让一部分人先学会以太网【信号完整性测试】
珂珂可爱多
01-08 2882
在最近的项目中遇到的需要做信号完整性测试的几个例子，在此记录下软件配置部分。 1. phy芯片---信号一致性测试 1.1 ksz9896信号一致性测试 一般的phy配置成非自协商，强制千兆，配置4种test mode就行。如下图寄存器，先配置disable 自协商。 step1: 在uboot下mii或者i2c命令配置相应端口值=0x0140. step2： 如下图配置对应test mode。9896写的不够详细，下面贴的是9897的图。 test mode一般占用3bit，配置对应端口如
01_04_PCIe_3_0_Compliance_Testing_FROZEN.pdf
06-06
PCIe®3.0 Compliance Testing PCIe®Compliance Program Status PCIe Compliance Process Compliance Test Overview PCIe Electrical Tests and Tools PCIe Protocol Testing Platform BIOS Testing PCIe Configuration Tests Test Specification ECNs
PCIE3.0 TX信号一致性测试
05-07
本文档详细介绍利用安捷伦示波器进行PCIE3.0 一致性测试，有图有真相
PCIe板卡辅助信号解析
最新发布
非专业业余程序员
08-15 1704
PCIe Add-in卡借助PCIe插槽上的辅助信号，实现了很多系统级的功能，比如唤醒、复位、调试、热插拔等功能。REFCLK-/REFCLK+: 是一组低压差分信号，PCIe主板提供的REFCLK信号必须满足PCIe规范中的要求。PERST#: 信号用于复位PCIe设备，同时也指示了系统主电源的稳定时间。WAKE#: 信号用于给PCIe主机提供复位信号，由PCIe设备驱动，当PCIe主机接收到该信号后，需要向PCIe设备提供主电源和参考时钟，以激活PCIe链路。
【PCIe】物理层电气特性--Transmitter Compliance Test
巴菲特豆的博客
05-25 1495
DUT是待测试的芯片，要测试的是发送端的device pin，但是无法直接测量，将device pin在PCB上引出一段走线，在TP1处测量，引出的这条trace称为“breakout channel”；在PCIE4.0的测试中，首先使用PCIe协会提供的PCIe夹具把被测信号引出（CBB板用于插卡的测试，CLB板用于主板的测试），然后通过测试夹具上的切换开关控制DUT输出PCIe一致性测试码型。每个均衡的preset捕获2M个UI(125us)的波形。
PCIE信号完整性分析仿真
小猪配齐电子设计
09-20 7778
与单端信号相比，差分信号抗干扰的能力更强，因为差分信号在布线时要求“等长”、“等宽”、“贴近”，而且在同层。为了提高串行数据传输的可靠性，现在很多更高速率的数字接口采用的是对数据进行编码后再做并串转换的方式。公司的公司所提出的数据传输编码标准，目前已经被广 所提出的数据传输编码标准，目前已经被广 泛应用到高速串行总线，如。（代表信号中的高频成分）加大幅度发送，这样可以部分补偿一下传输线路对高频成分的衰减，从而得到比较好的眼图。两根信号组成，信号接收端通过比较这两个信号的差值，判断发送端发送的是逻辑“
PCI Express学习篇---物理层电气特性(三)Transmitter Compliance Test
weixin_48180416的博客
04-24 8886
声明：此文章为原创，转载请注明 转自 PHY Electrical Compliance Test分为Transmitter Compliance Test和Receiver Compliance Test. 本篇介绍Transmitter Compliance Test。 关于Transmitter Compliance Test Base Spec中有描述，但是描述的是针对Captive Channel的测试方法。 DUT是待测试的芯片，要测试的是发送端的device pin，但是无法直接.
软件测试了解
Morganfs的博客
05-09 591
好吧，之前投实习的时候把NPU看成NLU，然后投了个软件测试，现在竟然进面试了，还是得准备一下，抱个佛脚。不过，真的xs，我当初怎么会投这个的啊，现在看职位描述真没一个知道的。 文章目录软件测试了解公司简介面经（牛客）1. NPU嵌入式神经网络处理器2. 工具链3. 软件测试3.1 岗位界定3.2 基础知识4. ASIC与FPGA4.1 FPGA现场可编程门阵列4.2 ASIC专用集成电路4.3 ASIC与FPGA对比4.4 Testbench5. linux面试/shell脚本编程 软件测试了解 岗位.
为什么很多人会觉得FPGA难学？
ONEFPGA的博客
06-28 4197
以上是个人的一些见解，但是没有涉及到具体市场行情、工资待遇，本人在去年年底到今年年初，从各个方向做过半年的市场调研，由于篇幅原因，这里就不给大家去说了，后续有时间再整理一下，相信各种选择FPGA的大侠们，应该都发现了FPGA现在确实很火，尤其近两年，一句话总结，市场行情、薪资待遇，无可挑剔，但是，前提是技术硬实力过关。 对于FPGA的展望，这里放一张原来做报告的图吧，其他的就不过多说了。 图片 FPGA的学习其实就像学习围棋一样，学会如何在棋盘上落子很容易，成为一位高手却是难上加难。要真成为李昌镐那样
PCIE3.0简介及信号和协议测试方法
06-12
CI Express（简称PCIE）总线是PCI总线的串行版本，其采用多对高速串行的 差分信号进行高速传输，每对差分线上的信号速率可以是1代的2.5Gbps、2代的 5Gbps以及现在正逐渐开始应用的3代8Gbps。 PCIE标准是由PCI-SIG组织制定，自从推出以来，1代和2代标准已经在PC和 Server上逐渐普及，用于支持高速显卡以及其它接口卡对于高速数据传输的要求。 出于支持更高总线数据吞吐率的目的，PCI-SIG组织在2010年制定了PCIE 3.0，即 PCIE 3代的规范。
PCIE 2.0 CEM 测试规范
04-19
PCIE 2.0 CEM 测试规范，This specification is a companion for the PCI Express Base Specification, Revision 2.0. Its primary focus is the implementation of an evolutionary strategy with the current PCI™ desktop/server mechanical and electrical specifications. The discussions are confined to ATX or ATX-based form factors. Other form factors, such as PCI Express® Mini Card are covered in other separate specifications.
PCIE 3.0性能测试
08-16
设置PCIE 的 去加重（de-emphasis）和前冲（preshoot）8GT/s 一致性眼图测试（Compliance Eye 8GT/s，Test 1.4） 该项测试的目的是验证被测系统的信号眼图的眼高和眼宽等是否满足CEM 规范的要求。 使用的码型为128B/130B 编码格式的一致性测试码型（compliance pattern）。由于Tx 发送端 波形有11 种preset，CEM 规范要求只要有一种 preset 码型（可选择一种最好的码型）通过 即可，可以任意选择preset 等于 1 或者7 或者 8 的码型进行测试，如果三种 preset 所对应的 码型都不能够通过，那么则需要继续测量余下的其它 preset 对应的码型，直到有通过为止， 否则需要将所有的 preset 对应的码型都测完以确定眼图测试是否通过。规范要求示波器一次 至少采集约1.5M 个UIs（比特位）进行测试，如果示波器采样率设置为 40GS/s，则需要采 集约8M 个数据点进行测试
PCIe Base SPEC v.3.1
03-27
PCIe Base Specification Revision 3.1
FPGA设计之跨时钟域（CDC）设计篇（5）----同步FIFO的两种设计方法（计数器法/高位扩展法 | 手撕代码）
孤独的单刀
08-05 1806
FPGA设计之跨时钟域（CDC）设计篇（5）----同步FIFO的两种设计方法（计数器法/高位扩展法 | 手撕代码）
信号完整性测试
huxyc的博客
07-29 502
抖动测试现在越来越受到重视，常见的都是采用示波器上的软件进行抖动测试，如是德科技示波器上的EZJIT。比如有标准接口的，就可以使用眼图测试、阻抗测试和误码测试等，对于普通硬件电路，可以使用波形测试、时序测试，设计中有高速信号线，还可以使用TDR测试。一般，信号的时序测试是测量建立时间和保持时间，也有的时候测试不同信号网络之间的偏移，或者测量不同电源网络的上电时序。误码测试是系统测试，可以是硬件测试，也可以是软件测试。完整性的测试手段种类繁多，有频域，也有时域的，还有一些综合性的手段，比如误码测试。...
PCI-E3.0标准中对连接器信号完整性的要求及规定测试程序
billliu66的博客
12-10 987
PCI-E3.0标准对连接器信号完整性的规定及测试程序要求。
pcie3.0信号完整性测试
06-06
在进行PCIe 3.0信号完整性测试时，需要先准备专业的测试设备，如信号发生器、示波器、多频测试器等。然后根据PCIe 3.0规范的要求和测试方法来进行测试，以确保系统的信号传输性能符合标准要求。除此之外，还需要针对...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

木泽八

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值