【PCIe】物理层电气特性--Transmitter Compliance Test

文章详细介绍了PCIe4.0标准下TransmitterComplianceTest的测试过程,包括CaptiveChannel和NotSupportCaptiveChannel(Systemboard及Add-in-Card)两种场景。测试涉及DUT的devicepin通过breakoutchannel和ReplicaChannel进行de-embedding,使用PCIe夹具、ISI板和示波器进行信号测量,确保在不同TXEQPreset下达到眼图高度和宽度的标准,以保证BER达到10^-12。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

声明:此文章为转发,转自https://blog.csdn.net/weixin_48180416/article/details/116082488

PHY Electrical Compliance Test分为Transmitter Compliance Test和Receiver Compliance Test. 

本篇介绍Transmitter Compliance Test。

关于Transmitter Compliance Test Base Spec中有描述,但是描述的是针对Captive Channel的测试方法。

 

DUT是待测试的芯片,要测试的是发送端的device pin,但是无法直接测量,将device pin在PCB上引出一段走线,在TP1处测量,引出的这条trace称为“breakout channel”;

另外复制了一条相同的channel,称为“Replica Channel”,Replica Channel的S参数可以测量;

Replica Channel是为了de-embedding(移除)break channel对Compliance Test的影响,最终得到device pin处的特性。

 

Base Spec针对的是Captive Channel的测量,Captive Channel指的是受限信道,两个device都在同一PCB上,

与之对应的是Not Support Captive Channel,是指CEM Form Factor中描述的,分为System board, Add-in Card这样的结构。

以下是关于Not Support Captive Channel(System board+Add-in Card)的Compliance Test (以16GT/s为例)

在PCIE4.0的测试中,首先使用PCIe协会提供的PCIe夹具把被测信号引出(CBB板用于插卡的测试,CLB板用于主板的测试),然后通过测试夹具上的切换开关控制DUT输出PCIe一致性测试码型。

以下为System Board的Compliance测试方法:

 

连接关系如下图所示:CLB插入system board(DUT)--->ISI--->Scope 

ISI是一个loss可变的PCB板
Scope是一个带宽25GHz的示波器
示波器内嵌3dB Package model
系统需要上电,DUT发送16GT/s Compliance Pattern
每个均衡的preset捕获2M个UI(125us)的波形。波形需要后处理(参考时钟要同时capture, Behavior Rx EQ)

测量BER=10^-12时的眼高眼宽,每一条lane都必须在至少一个TX EQ Preset时满足 EW>0.39UI EH>23mV (此标准缺少cross-talk,带crosstalk的眼图标准在第七篇CEM眼图标准博文中介绍);
检测收到的data pattern是Compliance Pattern(这个检查是informative,不是强制标准)


同理Add-in card(AIC)的测量方法如下:

 

 

连接关系如下图所示:AIC(DUT)插入CBB--->ISI--->Scope 

20dB additional loss(包含5dB package loss)
Scope是一个带宽25GHz的示波器
示波器内嵌5dB Package model
系统需要上电,DUT发送16GT/s Compliance Pattern
每个均衡的preset捕获2M个UI(125us)的波形。波形需要后处理(CDR算法用于恢复时钟, Behavior Rx EQ)

测量BER=10^-12时的眼高眼宽,每一条lane都必须在至少一个TX EQ Preset时满足 EW>0.39UI EH>24mV (缺少cross-talk等因素,标准还需要调整);
检测收到的data pattern是Compliance Pattern(这个检查是informative,不是强制标准)


Compliance Pattern设置

 

在PCIE4.0的测试中,首先使用PCIe协会提供的PCIe夹具把被测信号引出,然后通过测试夹具上的切换开关控制DUT输出PCIe一致性测试码型。

在切换板上的按键开关时,正常的PCIe被测件依次会输出2.5GT/s、5GT/s -3dB、5GT/s -6dB、8GT/s P0~P10、16GT/s P0~P10的码型

 

需要注意的一点是,由于PCIe信号如前所述共有11种Preset值,测试过程中应明确当前测试的是哪一种Preset值,做信号质量测试常用的有Preset7、Preset8、Preset1、Preset0等。
————————————————
版权声明:本文为CSDN博主「小雨滴落落」的原创文章,遵循CC 4.0 BY-SA版权协议。
原文链接:https://blog.csdn.net/weixin_48180416/article/details/116082488

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值