FPGA--1602

最新推荐文章于 2022-11-18 15:30:03 发布
最新推荐文章于 2022-11-18 15:30:03 发布
阅读量1.1k 收藏 10
点赞数 3
分类专栏： FPGA 文章标签： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/muyidian/article/details/82223019
版权

介绍顺序：时序、设计思路、代码实现；

  1. 时序：

市面上大部分1602芯片为HD44780，1602时序也就是HD44780的时序，直接看图：

这是写入的时序图，读取的时序图用不上，不分析，与写入类似。

可以看到共有四种线，RS指令数据选择，0代表指令，1代表数据，R/W读取控制，0代表写入，1代表读取，E代表使能，下降沿写入，高电平读取，DB[7:0]为并行8位数据线。

Tas：RS,RW变化开始，到E变化开始的时间，最少140ns；

Pweh：E变化开始，到E复位，最少450ns；

Tdsw：数据变化开始，到E下降沿，最少195ns，实际操作中，数据和E可以同时变化，这样可以省略tdsw参数；

Th/tah：E复位开始，到RS,RW复位（数据可以不复位），最少10ns；

Tcycle：一次操作时间，最少1000ns；

  1. 设计思路：

按照上述时序图，可以实现指令或数据的写入，具体写入指令或数据的顺序如下：

HD44780共有11种指令，建议看看芯片手册；

下面只说平常用到的指令，按照执行顺序说明：

  1. 功能设置：0x38，延时40us
  2. 显示开关控制：0x0c，延时40us；
  3. 输入方式设置：0x06，延时40us；
  4. 清屏：0x01，延时1.64ms；
  5. DDRAM地址设置：0x80或0xc0；
  6. 写数据：待显示数据；

有几点需要注意：

  1. 功能设置指令最少执行两次，否则可能导致第二行不能显示；
  2. 延时时间一定要保证，特别是清屏指令，否则不显示；
  1. 代码实现：

写入以及显示各用一个状态机实现：

  1. 初始化：
module lcd1602(clk,rst,rs,rw,e,db);

input clk;//系统时钟
input rst;//系统复位

output reg rs;//液晶--rs
output reg rw;//液晶--rw
output reg e;//液晶--e
output reg [7:0] db;//液晶--db

reg write_en;//写入--启动，1启动，0停止
reg write_rs;//写入--指令or数据，1数据，0指令
reg [3:0] write_state;//写入--状态机
reg [5:0] write_cnt;//写入--延时控制

reg [5:0] lcd_state;//lcd状态机
reg [7:0] lcd_db_r;//lcd待显示数据
reg [16:0] lcd_delay;//lcd操作间延时
reg [3:0] lcd_init_cnt;//lcd初始化次数

parameter tas = 10;//140ns-->200ns
parameter pweh = 25;//450ns-->500ns
parameter th = 1;//10ns-->20ns
parameter tcycle = 50;//1000ns-->1000ns
parameter delay_1640 = 100000;//1.64ms-->2ms
parameter delay_40 = 5000;//40us-->100us
  1. 写入：
always @ (posedge clk or negedge rst) begin//指令、数据写入
	if(!rst) begin
		write_state <= 4'd0;
		write_cnt <= 8'd0;
		rs <= 1'b0; 
		rw <= 1'b0; 
		e <= 1'b0;
		db <= 8'd0;	
	end
	else begin
		case(write_state)
			4'd0 : if(write_en == 1'b1) write_state <= 4'd1;//等待
			4'd1 : begin//rs,rw置位，延时tas
					rs <= write_rs;
					rw <= 1'b0;
					if(write_cnt == (tas - 1)) begin
						write_state <= 4'd2;
						write_cnt <= 8'd0;
					end
					else write_cnt <= write_cnt + 1;
				end
			4'd2 : begin//e,data置位，延时pweh
					e <= 1'b1;
					db <= lcd_db_r;
					if(write_cnt == (pweh - 1)) begin
						write_state <= 4'd3;
						write_cnt <= 8'd0;
					end
					else write_cnt <= write_cnt + 1'b1;
				end
			4'd3 : begin//e复位，延时th
					e <= 1'b0;
					if(write_cnt == (th - 1)) begin
						write_state <= 4'd4;
						write_cnt <= 8'd0;
					end
					else write_cnt <= write_cnt + 1'b1;
				end
			4'd4 : begin//rs,rw复位，延时tcycle，写入完毕
					rs <= 1'b0;
					rw <= 1'b0;
					if(write_cnt == (tcycle - 1)) begin
						write_state <= 4'd0;
						write_cnt <= 8'd0;
					end
					else write_cnt <= write_cnt + 1'b1;
				end
			default : ;
		endcase
	end
end
  1. 显示：
always @ (posedge clk or negedge rst) begin//显示
	if(!rst) begin
		lcd_state <= 6'd0;
		lcd_db_r <= 8'd0;
		lcd_delay <= 17'd0;
		lcd_init_cnt <= 4'd0;
		write_en <= 1'b0;
		write_rs <= 1'b0;		
	end
	else begin
		case(lcd_state)
			6'd0 : begin//功能设置（6）
					lcd_db_r <= 8'h38;//8为数据接口，两行显示，5*7点阵字符
					write_rs <= 1'b0;//指令
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd1 : begin//功能设置--延时（40us）
					if(lcd_delay == delay_40) begin 
						if(lcd_init_cnt == 4'd1) begin
							lcd_state <= lcd_state + 1; 
							lcd_init_cnt <= 4'd0;
						end
						else begin
							lcd_state <= 6'd0; 
							lcd_init_cnt <= lcd_init_cnt + 1;
						end
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd2 : begin//显示开关控制（4）
					lcd_db_r <= 8'h0c;//开显示，关光标，关闪烁
					write_rs <= 1'b0;//指令
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd3 : begin//显示开关控制--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd4 : begin//输入方式设置（3）
					lcd_db_r <= 8'h06;//AC++，画面不动
					write_rs <= 1'b0;//指令
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd5 : begin//输入方式设置--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd6 : begin//清屏（1）
					lcd_db_r <= 8'h01;//固定，注意延时1.64ms
					write_rs <= 1'b0;//指令
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd7 : begin//清屏--延时（1.64ms）
					if(lcd_delay == delay_1640) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd8 : begin//DDRAM地址设置（8）
					lcd_db_r <= 8'h80;//地址：第一行第一个
					write_rs <= 1'b0;//指令
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd9 : begin//DDRAM地址设置--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd10 : begin//写数据（10）
					lcd_db_r <= "2";//待显示数据
					write_rs <= 1'b1;//数据
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd11 : begin//写数据--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd12 : begin//写数据（10）
					lcd_db_r <= "0";//待显示数据
					write_rs <= 1'b1;//数据
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd13 : begin//写数据--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd14 : begin//写数据（10）
					lcd_db_r <= "1";//待显示数据
					write_rs <= 1'b1;//数据
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd15 : begin//写数据--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd16 : begin//写数据（10）
					lcd_db_r <= "8";//待显示数据
					write_rs <= 1'b1;//数据
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd17 : begin//写数据--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd18 : begin//写数据（10）
					lcd_db_r <= "/";//待显示数据
					write_rs <= 1'b1;//数据
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd19 : begin//写数据--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end	
			6'd20 : begin//写数据（10）
					lcd_db_r <= "0";//待显示数据
					write_rs <= 1'b1;//数据
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd21 : begin//写数据--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd22 : begin//写数据（10）
					lcd_db_r <= "8";//待显示数据
					write_rs <= 1'b1;//数据
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd23 : begin//写数据--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd24 : begin//写数据（10）
					lcd_db_r <= "/";//待显示数据
					write_rs <= 1'b1;//数据
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd25 : begin//写数据--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd26 : begin//写数据（10）
					lcd_db_r <= "3";//待显示数据
					write_rs <= 1'b1;//数据
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd27 : begin//写数据--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd28 : begin//写数据（10）
					lcd_db_r <= "0";//待显示数据
					write_rs <= 1'b1;//数据
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd29 : begin//写数据--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd30 : begin//DDRAM地址设置（8）
					lcd_db_r <= 8'hc0;//地址：第二行第一个
					write_rs <= 1'b0;//指令
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd31 : begin//DDRAM地址设置--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end					
			6'd32 : begin//写数据（10）
					lcd_db_r <= "1";//待显示数据
					write_rs <= 1'b1;//数据
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd33 : begin//写数据--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd34 : begin//写数据（10）
					lcd_db_r <= "5";//待显示数据
					write_rs <= 1'b1;//数据
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd35 : begin//写数据--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd36 : begin//写数据（10）
					lcd_db_r <= ":";//待显示数据
					write_rs <= 1'b1;//数据
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd37 : begin//写数据--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd38 : begin//写数据（10）
					lcd_db_r <= "1";//待显示数据
					write_rs <= 1'b1;//数据
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd39 : begin//写数据--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end
			6'd40 : begin//写数据（10）
					lcd_db_r <= "0";//待显示数据
					write_rs <= 1'b1;//数据
					write_en <= 1'b1;
					if(write_cnt == (tcycle - 1)) begin
						lcd_state <= lcd_state + 1; 
						write_en <= 1'b0;
					end
				end
			6'd41 : begin//写数据--延时（40us）
					if(lcd_delay == delay_40) begin
						lcd_state <= lcd_state + 1; 
						lcd_delay <= 17'd0;
					end
					else lcd_delay <= lcd_delay + 1;
				end			
		endcase
	end
end

 

小屁冬
关注
  • 3
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
FPGA中，同步FIFO，读侧16位，写侧8位的设计，仿真验证成功
longyuzhang的博客
10-20 3724
基于verilog的不同位宽的同步FIFO设计 工具 quartus13.1 仿真工具modelsimse10.4 参考了两位博主的文章 Mr.zhang_FPGA： 基于verilog的同步FIFO设计， emperor_strange： FIFO读写侧位数不同的处理 一、同步fifo,读写侧位数不同设计 1、FIFO设计难点及主要参数： 主要参数：fifo深度，fifo宽度，空标志，满状态。 同步FIFO设计难点在于判断FIFO的满状态和空状态。 判断空状态： 我们使用一个.
FPGA串口发送16位数
weixin_42316622的博客
05-08 4519
近期调试FPGA，用到串口模块，之前没写过串口发送16位数的实验，最近调试通了，上来分享一下。 主要思想其实和正常的串口发送模块差不多，就是多定义几个状态变量，设置好时序就行。本模块实现的功能是：时钟来之后开始计数，计到一定值之后启动串口发送模块，将数发送出去。就是很简单的串口发送模块，主要提供给初学者参考。 module UART_Tx( input clk, input ...
【小月电子】ALTERA FPGA开发板系统学习教程-LESSON8 LCD1602液晶显示
Moon_3181961725的博客
09-08 1468
ALTERA FPGA系统学习教程-LCD1602液晶显示
fpga驱动1602液晶显示字符
stubben_bear的专栏
10-06 6723
对于每个FPGA初学者而言，1602液晶是必修的一课，它较数码管的优点就是它可以显示字符，而且显得更加专业,漂亮。 所谓1602指的是液晶的显示格式为16*2，即可以显示2行，16列字符。目前市场上的1602有蓝色背光和绿色背光两种，本人 觉得蓝色的更加高端大气上档次。          字符型LCD1602通常有14条或者16条引脚线，多出来的两条是背光电源线VCC和地线GND,其控制原理
【毕业设计】42-基于FPGA的LCD1602控制器设计仿真与实现（原理图+仿真+源代码+论文）
weixin_42341109的博客
11-18 260
本次系统为基于FPGA的显示控制器设计，实现液晶显示器的左翻滚、右翻滚、暂停、清屏的功能。程序编写对各个功能编写程序。系统具有多功能，通过模块化的方式来进行设计，根据各个功能进行编程，在设计上和仿真上均通过模块化的方式进行，保证设计可以减少调试时间，更可以使功能顺利实现。本次系统由于考虑多方面的因素实现了显示控制器设计，具有一定的推广意义和学习意义。该控制器可以显示字符、图片两个部分。字符显示功能上通过调用RAM实现，可以通过调用液晶显示器内部的字库来实现字符的调用。
FPGA-1602.zip_1602
07-14
利用verilog语言实现LCD1602的驱动并显示
LCD1602-fpga-verilog.rar_LCD1602 fpga Verilog_LCD1602 verilog_fp
07-14
功能：LCD1602显示屏显示PS2键盘的键值。用verilog编写。
fpga-vhdl-lcd1602.zip_FPGA 1602_VHDL 测试程序_vhdl 1602
07-14
fpga 1602测试程序 vhdl语言
fpga-verilog-lcd1602-自定义字符
09-14
顾名思义 fpga-verilog-lcd1602-自定义字符，最基础的功能实现自定义lcd1602显示，可diy汉字。
fpga-verilog-lcd1602-自定义字符 开发技术 - 硬件开发.zip
09-19
fpga-verilog-lcd1602-自定义字符 开发技术 - 硬件开发.zip
用FPGA实现LCD1602显示程序
09-09
用Verilog语言编写的LCD1602驱动和显示程序，能在硬件上实现。
fpga驱动1602显示字符
09-05
verilog 语言写1602的驱动工程，编译下载成功，可以实现显示字符。
FPGA 1602显示模板
11-06
FPGA 1602显示模板 BASYS2（绝对有用）希望对你有所帮助
FPGA入门系列实验教程——液晶1602显示
03-31
FPGA入门系列实验教程——液晶1602显示
2014-3-15 FPGA学习 1602
记笔记的地方
03-15 409
昨天写了6个小时18B20的时序代码，结果，还是不行，一会重新换个方式写。 今天参照着样例写了1602的代码，其中状态转移的方式用处很大。另外，1602的时钟远慢于FPGA的时钟。 module led( clk, //50MHz rst_n, //复位 rs,rw,en, char, //外部传入ascii data //1602输入管脚 ); input c
基于FPGA的lcd1602液晶显示
xxgyh
07-01 3440
项目名称 基于FPGA的lcd1602液晶显示 具体要求 第一行显示今天的日期2020-07-01日，第二行显示笔者最终做完的具体时间吧 设计说明 笔者采用的是50mm*30mm的mini型lcd1602,体积小，可以同时显示16*2，即32个字符（16列*2行）。 lcd1602主要有两个操作，即读操作和写操作，一般不会用到读操作，要注意lcd的驱动频率，不然由于fpga写入速度快，会让lcd无法响应，lcd的驱动模式采用8bit模式，设计简单，操作方便。lcd初始化如下 ...
FPGA驱动1602液晶
左超
11-26 2117
 <span class="t_tag" onclick="function onclick(){tagshow(event)}">程序如下：library <span class="t_tag" onclick="function onclick(){tagshow(event)}">IEEE;use IEEE.STD_LOGIC_1164.ALL;u
FPGA1602液晶显示的各个程序
12-05 1839
前几天参加学校的FPGA比赛，做的是频率检测器，就2天时间，做的还可以，从1HZ到1MHZ，结果用1602液晶显示，还没有整理好，等整理好了也拿出来，先把1602液晶显示部分整理了下，拿出来和大家分享，我用的板子是EP1C3T144C8N，时钟是24MHZ跑起来没有问题。 代码我还是贴上来，直接上了…….. 顶层模块 lcd.v `timescale 1ns / 1ps module lc
FPGA学习心得——LCD1602文字滚动显示（4位传输模式、ST7066U控制芯片）
热门推荐
SixthSence的专栏
08-03 1万+
目前市场上的LCD1602液晶，其控制芯片主要有Samsung S6A0069X  or KS0066U，Hitachi HD44780，SMOS SED1278。Digilent的Spartan-3E开发板上配置的LCD1602的控制芯片是Sitronix的ST7066U，而且开发板配套的开发说明书上写“为了减少使用I/O口，采用4位传输模式”，真心蛮坑的，选择4位或者8位传输模式应该让用户选择
FPGA LCD1602
最新发布
09-24
FPGA LCD1602是一种液晶显示模块，可以通过FPGA进行驱动和控制。在连接FPGA和LCD1602之后，首先需要进行LCD的初始化，然后可以向LCD中写入字符进行显示。如果需要显示CGROM中没有的字符，比如摄氏温标的符号，可以先在CGRAM中定义该字符，然后在DDRAM中写入该字符的字符代码即可。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值