【小月电子】ALTERA FPGA开发板系统学习教程-LESSON8 LCD1602液晶显示

已于 2022-09-14 09:55:03 修改
阅读量1.3k 收藏 18
点赞数
分类专栏： FPGA开发板 文章标签： fpga开发 LCD1602液晶显示 Verilog Modelsim仿真 ALTERA FPGA教程
于 2022-09-08 12:06:44 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Moon_3181961725/article/details/126761844
版权

串口通信例程讲解

若要观看该博客配套的视频教程，可点击此链接

开发板实物图

在这里插入图片描述

在这里插入图片描述

图1.FPGA设计流程
根据多年工作经验，总结出的FPGA的设计流程，概括起来总共有以上12步，其中根据项目难易度可省去其中一些步骤。比如非常简单的项目，我们可以省去虚线框里面的步骤，但是我们的入门级课程，即使再简单，也按照这12个步骤来进行讲解。

1. 需求解读

1.1 需求

在液晶屏第一行显示“HELLO FPGA 1234!”

1.2 知识背景

1602液晶也叫1602字符型液晶，它是一种专门用来显示字母、数字、符号等的点阵型液晶模块。它由若干个5X7或者5X11等点阵字符位组成，每个点阵字符位都可以显示一个字符，每位之间有一个点距的间隔，每行之间也有间隔，起到了字符间距和行间距的作用，正因为如此所以它不能很好地显示图形(用自定义CGRAM，显示效果也不好)。
LCD1602是指显示的内容为16X2,即可以显示两行，每行16个字符液晶模块(显示字符和数字)。一般来说，LCD1602有16条引脚，据说还有14条引脚的，与16脚的相比缺少了背光电源A(15脚)和地线K(16脚)。实物如下图所示：
在这里插入图片描述
引脚定义如下：
在这里插入图片描述

说明：

  1. VSS接电源地。
  2. VDD接+5V。
  3. VO是液晶显示的偏压信号，可接10K的电位器用于调节显示效果。
  4. RS是命令/数据选择引脚，当RS为低电平时，选择命令；当RS为高电平时，选择数据。
  5. RW是读/写选择引脚，当RW为低电平时，向LCD1602写入命令或数据；当RW为高电 平时，从LCD1602读取状态或数据。如果不需要进行读取操作，可以直接将其接VSS。
  6. E，执行命令的使能引脚。
  7. D0—D7，并行数据输入/输出引脚 。
  8. A背光正极，与VDD相连接。
  9. K背光负极，接VSS。
    在这里插入图片描述
写操作时序

在这里插入图片描述

时序参数

1.3 硬件设计

在这里插入图片描述

有源晶振，与E1管脚相连

在这里插入图片描述

液晶接口电路图

在这里插入图片描述

FPGA管脚映射图

在这里插入图片描述

PCB板上管脚标注

在这里插入图片描述

LCD1602液晶与开发板管脚连接图

1.4 接口说明

信号名方向FPGA管脚号说明
CLK50M输入E1时钟信号，50MHZ
LCD_RS输出J6命令/数据选择引脚，当RS为低电平时，选择命令；当RS为高电平时，选择数据
LCD_RW输出F5是读/写选择引脚，当RW为低电平时，向LCD1602写入命令或数据；当RW为高电平时，从LCD1602读取状态或数据
LCD_CLK输出E5执行命令的使能引脚
LCD_DB0输出D4并行数据输入/输出引脚
LCD_DB1输出G5并行数据输入/输出引脚
LCD_DB2输出D1并行数据输入/输出引脚
LCD_DB3输出C2并行数据输入/输出引脚
LCD_DB4输出B1并行数据输入/输出引脚
LCD_DB5输出B7并行数据输入/输出引脚
LCD_DB6输出B4并行数据输入/输出引脚
LCD_DB7输出B3并行数据输入/输出引脚

2. 绘制理论波形图

在这里插入图片描述

理论波形图

3.新建QuartusII 工程

为了让工程看起来整洁，同时方便工程移植。我们新建4个文件夹，分别是Project，Source，Sim，Doc。
Project — 工程文件夹，里面放的QuartusII工程
Source — 源代码文件夹，里面放的工程源码（.v文件或.vhd文件）
Sim — 仿真文件夹，里面放的仿真相关的文件
Doc — 存放相关资料，比如数据手册，需求文档等

4.编写代码

///
//QQ:3181961725
//TEL/WX:13540738439
//作者：Mr Wang
//模块介绍：LCD1602显示驱动
///
module lcd ( 
	input 				clk		,//系统时钟输入50M
	input				rst_n	,//复位，低电平有效
 	output 	reg	[7:0] 	dat		,//LCD的8位数据口
 	output  reg			rs		,//数据命令选择信号，高电平表示数据，低电平表示命令
 	output				rw		,//读写标志，高电平表示读，低电平表示写，该程序我们只对液晶屏进行写操作
 	output				en		//LCD的控制脚
 );
 reg	[15:0]	counter	; 
 reg 	[ 5:0] 	current	; 
 reg 			clkr	; 
 reg			e		;
 //定义了LCD状态机需要的状态。
 parameter  set0 =6'd0; 
 parameter  set1 =6'd1; 
 parameter  set2 =6'd2; 
 parameter  set3 =6'd3; 
 parameter  set4 =6'd4;   
 parameter  dat0 =6'd5; 
 parameter  dat1 =6'd6; 
 parameter  dat2 =6'd7; 
 parameter  dat3 =6'd8; 
 parameter  dat4 =6'd9; 
 parameter  dat5 =6'd10;
 parameter  dat6 =6'd11; 
 parameter  dat7 =6'd12; 
 parameter  dat8 =6'd13; 
 parameter  dat9 =6'd14;
 parameter  dat10=6'd15; 
 parameter  dat11=6'd16;
 parameter	dat12=6'd17;  
 parameter	dat13=6'd18; 
 parameter	dat14=6'd19; 
 parameter	dat15=6'd20; 
 parameter  fini=6'hF1; 
always @(posedge clk or negedge rst_n)         //da de data_w1 zhong pinlv 
 begin 
 	if(!rst_n)
 		begin
 			counter<=0;
 			clkr<=0;
 		end
 	else
 		begin
  			counter<=counter+1; 
  			if(counter==16'h000f)  
  				clkr<=~clkr; 
  			else
  				;
  		end
end 
always @(posedge clkr or negedge rst_n) 
begin 
	if(!rst_n)
		begin
			current<=set0;
			dat<=0;
			rs<=0;
			e<=1;
		end
	else
		begin
  			case(current) 
    		set0:   begin  e<=0;rs<=0; dat<=8'h38; 	current<=set1; 		end //*设置8位格式,2行,5*7*
    		set1:   begin  e<=0;rs<=0; dat<=8'h0C; 	current<=set2; 		end //*整体显示,关光标,不闪烁*/  
    		set2:   begin  e<=0;rs<=0; dat<=8'h06; 	current<=set3; 		end //*设定输入方式,增量不移位*/  
    		set3:   begin  e<=0;rs<=0; dat<=8'h01; 	current<=set4; 		end //*清除显示*/   
			set4:   begin  e<=0;rs<=0; dat<=8'h80; 	current<=dat0; 		end //设置显示第一行
    		dat0:   begin  e<=0;rs<=1; dat<="H"; 	current<=dat1; 		end    
    		dat1:   begin  e<=0;rs<=1; dat<="E"; 	current<=dat2; 		end 
    		dat2:   begin  e<=0;rs<=1; dat<="L"; 	current<=dat3; 		end 
    		dat3:   begin  e<=0;rs<=1; dat<="L";	current<=dat4; 		end 
    		dat4:   begin  e<=0;rs<=1; dat<="O"; 	current<=dat5; 		end 
    		dat5:   begin  e<=0;rs<=1; dat<=" "; 	current<=dat6; 		end 
    		dat6:   begin  e<=0;rs<=1; dat<="F"; 	current<=dat7; 		end 
    		dat7:   begin  e<=0;rs<=1; dat<="P";	current<=dat8; 		end 
    		dat8:   begin  e<=0;rs<=1; dat<="G"; 	current<=dat9; 		end 
    		dat9:   begin  e<=0;rs<=1; dat<="A";	current<=dat10 ; 	end 
    		dat10:  begin  e<=0;rs<=1; dat<="!"; 	current<=dat11; 	end 
    		dat11:  begin  e<=0;rs<=1; dat<="1"; 	current<=dat12; 	end 
    		dat12:  begin  e<=0;rs<=1; dat<="2"; 	current<=dat13; 	end 
			dat13:  begin  e<=0;rs<=1; dat<="3"; 	current<=dat14; 	end 
			dat14:  begin  e<=0;rs<=1; dat<="4"; 	current<=dat15; 	end 
			dat15:  begin  e<=0;rs<=1; dat<="6"; 	current<=fini; 		end 
    		fini:   begin  e<=1;rs<=0; dat<=8'h00;       				end
   			default:   current<=set0; 
    		endcase 
    	end
 end 
assign en=clkr|e; 
assign rw=0; 
endmodule

5.编写仿真测试激励文件

`timescale 1ns/1ns
module lcd1602_tb;
	reg					clk		;
	reg					rst_n	;
initial
begin
	clk = 0;
	rst_n=0;
	#1000
	rst_n=1;
end
always #10 clk=~clk;
lcd Ulcd( 
	.clk		(clk),//系统时钟输入50M
	.rst_n		(rst_n),//复位，低电平有效
 	.dat		(),//LCD的8位数据口
 	.rs			(),//数据命令选择信号，高电平表示数据，低电平表示命令
 	.rw			(),//读写标志，高电平表示读，低电平表示写，该程序我们只对液晶屏进行写操作
 	.en			()//LCD的控制脚
 );
endmodule

6.Modelsim仿真

Modelsim仿真一般有两种方法

  1. 图形化界面仿真，即所有的操作都是在Modelsim软件界面上来完成，该方式的优点是，简单易学，适用于简单的项目，缺点是操作步骤繁琐。

  2. 批处理仿真，这种方式在仿真前需要编写相应的脚本文件，该方式的优点是，一键即可完成仿真，省时省力，缺点是前期需要编写脚本文件。前两讲采用的是图形化界面仿真的方式；为了更贴近工程实际，从第三讲开始，我们就采用批处理方式仿真。具体操作步骤可参考我们的视频教程
    仿真出的波形如下图所示：
    在这里插入图片描述

7.对比波形图

将第二步绘制的理论波形图与第六步Modelsim仿真出来的波形图进行对比，结果一致，说明我们的逻辑设计是正确的。如果发现比对结果不一致，就需要找到不一致的原因，最终要保证对比结果一致。通过对比，理论波形与仿真波形一致，说明功能符合设计要求。

8.编译综合

在这里插入图片描述

9.绑定管脚

当工程编译成功后，即可进行管脚分配（需要参考开发板的原理图）。我们店铺的开发板和模块在PCB板上均标注了信号名，在绑定管脚时也可以直接参照实物的连接关系。
在这里插入图片描述
管脚映射关系如下所示：
在这里插入图片描述

10.再次编译综合

在这里插入图片描述

11 下载SOF文件

再次编译综合成功后便可以将生成的SOF文件下载到开发板
在这里插入图片描述
在这里插入图片描述
下载成功后，便可以观察到开发板上的实验现象，如果实验现象与设计需求相符，那说明我们的设计是没有问题的，即可进行下一步固化JIC文件操作

12 生成并固化JIC文件

FPGA有一个特性，就是掉电后配置信息会丢失，所以我们需要将配置信息存储在配置芯片（FLASH）中，待开发板上电后，FPGA便会读取配置芯片中的配置信息，这样开发板掉电再上电后同样可正常工作。要将程序固化到配置芯片，需要先生成JIC文件。SOF文件转换成JIC文件步骤如下：

12.1 file–>Convert Programming File…

在这里插入图片描述

12.2 选择JIC文件以及配置芯片的型号，FPGA的型号在这里插入图片描述

标号1：选择生成文件的格式，我们选择JIC文件
标号2：选择配置芯片的型号，我们选择EPCS16
标号3：修改生成JIC文件的名字以及存放路径
标号4：鼠标左键点击Flash Loader
标号5：选择FPGA的型号，我们开发板用的是EP4CE6F17C8这款FPGA，所以我们也应该选这个型号，如下图所示：
在这里插入图片描述

12.3 选择SOF文件

在这里插入图片描述
标号1：鼠标左键点击SOF Data
标号2：添加SOF文件，选中我们工程生成的SOF文件，如下图：
在这里插入图片描述

12.3 生成JIC文件

在这里插入图片描述
到此，JIC文件生成好，可以进行固化操作了。

12.4 固化JIC文件

在这里插入图片描述
固化好以后，掉电程序也不会丢失了！

实验现象

与设计需求吻合，设计完成！

Moon_3181961725
关注
  • 0
    点赞
  • 踩
  • 18
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
用FPGA实现LCD1602显示程序
09-09
用Verilog语言编写的LCD1602驱动和显示程序，能在硬件上实现。
fpga驱动1602液晶显示字符
stubben_bear的专栏
10-06 6694
对于每个FPGA初学者而言，1602液晶是必修的一课，它较数码管的优点就是它可以显示字符，而且显得更加专业,漂亮。 所谓1602指的是液晶的显示格式为16*2，即可以显示2行，16列字符。目前市场上的1602有蓝色背光和绿色背光两种，本人 觉得蓝色的更加高端大气上档次。          字符型LCD1602通常有14条或者16条引脚线，多出来的两条是背光电源线VCC和地线GND,其控制原理
20_lcd_fpgalcd_LCD驱动_
09-30
LCD驱动
FPGA/CPLD 控制1602液晶显示器 模块代码
05-28
可编程逻辑门阵列FPGA/CPLD 控制1602液晶显示器 模块代码
FPGALcd1602.rar_WORD_
08-12
lcd1602 fpga 驱动液晶1602的FPGA 驱动，VHDL编写
LCD1602-fpga-verilog.rar_LCD1602 fpga Verilog_LCD1602 verilog_fp
07-14
功能：LCD1602显示屏显示PS2键盘的键值。用verilog编写。
基于FPGA的LCD1602驱动设计（含有代码）
weixin_44633306的博客
04-17 944
基于FPGA的LCD1602显示器驱动代码
基于FPGA的LCD1602驱动（含代码）
居安士的博客
09-01 5044
LCD驱动：初始化+写数据 （含代码）
实验8、数码管显示实验
w__y__q的博客
11-26 8755
实验内容 基础部分： 1、使六位数码管从右到左逐位显示移动的数字0到9，即数字0从最右端移动到最左端，数字1从最右端移动到最左端，…，数字9从最右端移动到最左端，循环上述过程： 2、使六位数码管从左到右显示稳定的数字"123456" 拓展部分： 3、在数码管上显示学号后6位，并使用6个开关控制对应数码管的亮灭(例如，开关为1点亮，为0熄灭)。 4、在左侧的三个数码管上显示“123”，每隔1秒钟(可...
FPGA接收串口数据并通过LCD1602显示
m0_51294753的博客
12-04 2332
一、前言在学习《FPGA设计与Verilog HDL实现》第九章内容Verilog驱动常用I/O外设时，书中有一个驱动LCD1602的例程，但其是通过状态机显示固定的几个字符。本着动手实践的原则，决定利用手头的硬件实现FPGA接收串口数据并在LCD1602上显示，下面记录项目开始的过程。因为刚接触FPGA不久，如有错误欢迎大家批评指正。二、设计框图了解LCD1602的接口和数据读写时序，这部分内容也比较多，参看panhongfeng111的博客：基于FPGA的LCD1602显示屏驱动。根据需要实现的功能划分
MSP430单片机开发板实验案例源码-电子时钟LCD 1602字符液晶显示实验.rar
12-13
MSP430单片机开发板实验案例源码-电子时钟LCD 1602字符液晶显示实验.rar
Altera-verilog-LCD1602.rar_VHDL/FPGA/Verilog_Verilog_
08-10
用verilog语言编写的驱动lcd1602的代码，用altera fpga开发板验证过；
altera FPGA开发板电路.pdf
09-12
altera FPGA开发板电路原理图 不会画FPGA电路的可以参照此图。 开发 altera FPGA开发板电路.pdf 810.8 KB, 下载次数: 1001 , 下载积分: 资产 -2 信元, 下载支出 2 信元
Altera FPGA 开发板-DE2板完整原理图资料及软件例程.rar
08-24
Altera_Debug_Client DE2_Computer_Organization DE2_System CDROM Introduction tothe Altera NiosII Soft Processor.pdf Introduction totheAltera SOPCBuilder Using Verilog Design.pdf Introduction ...
FPGA开发板使用说明书-20页精选文档.docx
11-02
。。。
手写一个uart协议——rs232
最新发布
k7126685的博客
04-30 686
上位机由串口助手通过 rx 线往 FPGA 发 8 比特数据，当 FPGA接收到 8 比特数据后，再通过 tx 线把接收到的 8 比特数据给上位机发回去，要求上位机接收到的数据和上位机发送的数据一样，并且保证连续发送也没问题。
基于FPGA的数字信号处理（4）--浮点数的定点化
孤独的单刀
04-27 2954
基于FPGA的数字信号处理（4）浮点数的定点化
基于PCIE4C的数据传输（三）——使用遗留中断与MSI中断
wjh776a68的博客
04-30 730
本文继续基于PCIE4C IP核实现主机（RHEL 8.9）与FPGA（Xilinx Ultrascale+HBM VCU128开发板）间DMA数据传输时的中断控制。
万兆以太网MAC设计（11）完整UDP协议栈仿真
m0_56222647的博客
04-28 1162
目前除了巨帧处理逻辑之外，所有的准备工作都已经结束了，先进行整体的功能验证。
lcd1602液晶显示屏介绍
05-16
LCD1602 液晶显示屏是一种常用的字符型液晶显示器，能够显示 2 行 16 列共 32 个字符。它广泛应用于各种嵌入式系统和电子产品中，如单片机开发板、智能家居控制器、电子秤、计算器等。 LCD1602 液晶显示屏采用 STN（Super Twisted Nematic）技术，显示效果清晰、字体清晰、反应速度快，同时其功耗低，非常适合嵌入式系统中使用。LCD1602 液晶显示屏需要使用专门的驱动芯片，如常用的 HD44780 驱动芯片，以实现对液晶屏的控制和显示。 在使用 LCD1602 液晶显示屏时，可以通过编程控制其显示内容，比如显示文本、数值、图形等。同时，LCD1602 液晶显示屏还可以通过外接按键等方式实现交互操作，具有一定的人机交互能力。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值