FPGA中，同步FIFO，读侧16位，写侧8位的设计，仿真验证成功

最新推荐文章于 2023-12-06 17:14:37 发布
置顶 最新推荐文章于 2023-12-06 17:14:37 发布
阅读量3.8k 收藏 27
点赞数 3
文章标签： fpga fifo verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/longyuzhang/article/details/109189948
版权
本文介绍了如何使用Verilog设计一个同步FIFO，其中读侧位宽为16位，写侧位宽为8位。通过FIFO深度、空和满状态参数的设定，详细阐述了设计难点和解决方案。文章提供了一个经过仿真的设计实例，并分享了参考来源和仿真结果。
摘要由CSDN通过智能技术生成

基于verilog的不同位宽的同步FIFO设计

工具 quartus13.1

仿真工具modelsimse10.4

参考了两位博主的文章

 

Mr.zhang_FPGA：

基于verilog的同步FIFO设计，

emperor_strange：
FIFO读写侧位数不同的处理

一、同步fifo,读写侧位数不同设计

1、FIFO设计难点及主要参数：

主要参数：fifo深度，fifo宽度，空标志，满状态。

同步FIFO设计难点在于判断FIFO的满状态和空状态。

判断空状态：

我们使用一个count计数器，在读状态时：count来一个时钟减一，计数到0，则为空

判断满状态：

在读状态时：count来一个时钟加一，计数到MAX（MAX为FIFO深度-1），则为满

对于不同位宽的同步FIFO设计

即读写两次分别进行控制，要么设置FIFO宽度与写侧相同，在读侧进行控制；要么设置FIFO宽度与读侧相同，在写侧进行控制。我们在让FIFO宽度和读侧相同，在写侧进行控制。

最低0.47元/天 解锁文章
longyuzhang
关注
基于简单的FIFO提供数据宽度转换
12-05
许多设计需要FIFO弹性缓冲器，在不同时钟速率的次系统和通道的需求中形成桥梁。然而，在某些应用中，需要FIFO缓冲器实现数据转换。一个例子是，通过FIFO缓冲器，将8位ADC连接到16位数据总线的微处理器（图1）。不幸地，大部分普遍使用的FIFO缓冲器不适于这个应用。本设计方案描述了为不同宽度读写数据端口的数据宽度转换，怎样基于FPGA的FIFO实现共有时钟（同步）。可以使用Xilinx的Spartan II系列FPGA实现这种FIFO。这个方法使用了片上DLL（延迟锁相环）宏、分布式存储器和简单的计数器逻辑（图2）。 　　FIFO输入数据的宽度为8位；然而，输出数据的宽度为16位
FPGA实例03——FIFO的IP核创建及16位输入转8位输出
qq_38502780的博客
08-26 3837
1.本节目的：用FIFO实现16位数据输入转8位数据输出。 2.首先，创建FIFO的IP核，在quartus新建工程后，在右方的IP Catalog中搜索 FIFO。 然后点击FIFO，命名后选择Verilog文件类型，点击ok。 跳出FIFO的建立界面如下： 点击next后： 点击next后： 点击next后： 之后一直点next即可，最后finish，完成IP核的创建，我们会得到重要的文件就是fifo的.v（文件名位一开始的命名）。 3
用Verilog实现一个同步FIFO，深度16，数据位宽8bit
weixin_65216087的博客
02-13 666
用Verilog实现一个同步FIFO，深度16，数据位宽8bit
直接可用的同步FIFO的verilog代码，自己总结的非常详细的相应文档
04-02
直接可用的同步FIFO的verilog代码，自己总结的非常详细的相应文档
同步FIFO的两种Verilog设计方法（计数器法、高位扩展法）
热门推荐
孤独的单刀
11-04 4万+
如何设计同步FIFO？
【Verilog】同步FIFO原理及verilog实现（参数化）
数字IC/FPGA杂货铺，找一找，或许有你想要的~
01-22 9847
附verilog源代码及test bench仿真文件。
Verilog实现同步FIFO(附Verilog代码)
qq_40919669的博客
05-05 1万+
概述 本文为verilog实现同步FIFO的一种方法。fifo作为一种先入先出队列，其本质就是一块存储区域，而先入先出的特性让其读写十分方便，不需要控制地址。而我们在设计的过程中，就是要把读写信号与内存中的地址联系起来。 实现难点 本文利用预先定义二维数组寄存器作为fifo的存储空间。 直白一点讲，一块存储空间存满了就写不进去了，读空了就读不出来了。 verilog实现同步fifo的难点就在于空满标志状态的设计。 读写指针的工作原理 　　读指针：总是指向下一个将要被写入的单元，复位时，...
FIFO的Verilog设计（一）——同步FIFO
weixin_51116586的博客
12-06 1831
FIFO在系统设计中被广泛应用，但是大多时候使用X家和A家封装的IP核，为了更好的理解FIFO工作原理并且为了方便在不同厂商工作环境之间移植，自己编写一个FIFO IP也是不错的选择。下面将介绍同步FIFO的工作原理和Verilog实现。
FPGA 同步FIFO设计
07-19
同步FIFO（First In First Out）是数字系统中常见的数据缓冲结构，特别是在FPGA（Field Programmable Gate Array）设计中。同步FIFO的设计主要关注如何在单个时钟域内处理读写操作，以确保数据的正确流动。在这个...
EDA/PLD中的FPGA异步FIFO设计中的问题与解决办法
11-10
在实现过程中，需要进行仿真验证，确保在各种工作条件下FIFO都能正确无误地工作。 总的来说，异步FPGA内建的FIFO设计是一种高效且灵活的方法，它解决了跨时钟域数据传输的问题，提高了系统的可靠性。通过精确控制亚...
同步FIFO的Verilog实现
06-15
同步fifo的实现，比较规范，可做代码风格参考
FPGA_FIFO深度与宽度的配置及验证_程序
09-29
配合‘’FPGA_FIFO深度与宽度的配置及验证‘’文章的quartusⅡ程序，其中芯片引脚需要修改哦，只是用于验证，没有其它实用价值
FPGA Verilog PLL锁相环 FIFO同步 ip核调用 仿真工程
最新发布
06-01
FPGA Verilog PLL锁相环 FIFO同步 ip核调用 仿真工程 FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，允许用户根据设计需求配置其内部逻辑。在FPGA中，Verilog是一种硬件描述语言，用于编写数字电路的...
FIFO.zip_7系列FPGA中FlFO_fpga_fpga FIFO_fpga fifo实例_quartus II
09-15
在本文中，我们将深入探讨基于Xilinx 7系列FPGA的FIFO（First-In-First-Out，先进先出）设计，以及如何在Quartus II软件中实现FPGA FIFO实例。FIFO是一种常见的数据缓冲器，它按照数据进入的顺序进行存储，并按此...
FPGA写的同步FIFO
05-09
同步FIFO（First-In-First-Out）是FPGA设计中常见的一种数据缓冲结构，主要用于解决不同速度的数字系统间的数据传输问题。本项目是一个使用Verilog语言编写的同步FIFO，结合了Quartus II开发工具和ModelSim仿真软件...
FIFO 同步、异步以及Verilog代码实现
创造晴天
01-18 1万+
FIFO 很重要，之前参加的各类电子公司的逻辑设计的笔试几乎都会考到。 FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据， 其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。  FIFO一般用于不同时
实现同步FIFO的两种方式（Verilog）
qq_41895219的博客
07-26 1746
FIFO 是一种先进先出的数据缓存器，一般用在隔离两边读写带宽不一致，或者位宽不一样的地方。在 FPGA 设计，使用 FIFO 一般有两个方法，第一个方法是直接调用官方的 FIFO IP，另外一个方法是自己设计 FIFO 控制逻辑。FIFO 包括同步 FIFO 和异步 FIFO 两种。同步 FIFO 有一个时钟信号，读和写逻辑全部使用这一个时钟信号。异步 FIFO 有两个时钟信号，读和写逻辑用的各自的读写时钟。FIFO 与 RAM 的区别是没有外部读写地址线；
同步FIFO（Verilog）
qq_53433410的博客
10-24 1179
同步FIFO（Verilog）
FIFO读写侧位数不同的处理
emperor_strange的博客
04-02 1万+
由于很多时候存入FIFO与需要读出的数据位数并不一致，所以需要对齐进行处理。可以分为两种情况： 一、写侧位数少于读侧 例： din : [7:0] ; dout:[15:0]; 显然，输入与输出不匹配，此时有两个方法可以进行位拼接，一个方法是FIFO的位宽依旧为8Bit,在写侧进行数据的拼接，代码如下： //读侧设置一个计数器，读两次，输出一次 always@（posedge clk or ne...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值