IP核小结

IP核概述

      IP(Intellectual Propery)即知识产权。在半导体产业将IP核定义为“用于ASIC或FPGA中的预先设计好的电路功能模块”。简而言之，这里的IP即电路功能模块。在数字电路中，将常用的且比较复杂的功能模块设计成参数可修改的模块，让其他用户可以直接调用这些模块，这就是IP核。通俗来讲，IP核就是一个库函数，你可以直接调用里面的函数，然后自己修改参数。
为什么要使用IP核
      随着FPGA规模越来越大，设计越来越复杂，设计者的主要任务是在过i顶的时间周期内完成复杂的设计。为了解决这一问题，将一些在数字电路中常用，但比较复杂的功能块，如FIR滤波器、SDRAM控制器、PCI接口等设计成可修改参数的模块，这样可以避免重复劳动，提高开发效率。

IP核的种类

      IP核有行为(Behavior)级、结构(Structure)级和物理(Physical)级三个层次的分类  ，有三种不同的存在形式：HDL语言形式、网表形式、版图形式。分别对应我们常说的三类IP核：软核、固核核硬核。这种分类主要依据产品交付的方式。   

•  HDL语言形式   软核

        硬件描述语言；可进行参数调整、复用性强；布局、布线灵活；设计周期短、设计投入少，看不到内部布线，实际的RTL对用户不可见。

•  -网表形式     固核

        完成了综合的功能块；可预布线特定信号获分配特定的布线资源。它除了完成IP软核所有的设计外，还完成了门级电路综合和时序仿真等设计环节。一般地，它以门级电路网表的形式提供给用户。

•  版图形式    硬核

       硬核是完成提供设计的最终阶段产品-掩膜(Mask)；缺乏灵活性、可移植性差；更易于实现IP核保护

IP核的缺点

 1. 在跨平台时，IP核往往不通用，需要重新设计。IP 核都是不全透明的，是每个FPGA 开发厂商根据自己芯片适配的定制 IP，所以如果你之前用的 Xilinx 的芯片，用了一个 PLL，但是因为某些原因需要将代码移植到 Altera 平台上，那就必须要将 PLL 给重新替换掉，着增加了代码移植的复杂性。
 2. IP 核就是个黑匣子，是不透明的，我们往往看不到其核心代码。IP 核都是各大FPGA 厂商专门设计的，都会进行加密，内核代码都看不到，如果你使用的这个 IP 核万一出现了问题或者需要知道其内部结构针对具体的应用进行定制优化时，你是无法进行修改的。以上两个问题就很棘手，所以有些公司坚持所有的可综合设计都不使用 IP 核，就是为了是所有的模块都能够掌控在在自己手里。
 3. 有些定制的 IP 核由于是不通用的，往往会有较高的收费，这也是一笔巨大的开销。

用户经过精心评测和选择，购买了IP厂商的IP核后，开始设计自己的芯片。前文讲过，一个复杂芯片一般由购买的IP核和用户自主设计的电路部分组成。芯片设计过程包括了行为级、结构级和物理级三个阶段。行为级和结构级设计阶段的工作一般称为前端设计，物理级设计阶段的工作一般称为后端设计。
       Altera 公司提供两类功能模块：免费的 LPM 宏功能模块（Megafunction/LPM）和需要授权使用的 IP 知识产权（MegaCore），两者的实现功能上有区别，使用方法相同。从复杂性的角度看，支持Altera 系列 FPGA 的 IP 核既包括注入逻辑和算术运算等简单的 IP 核，也包括诸如数字信号处理器、以太网 MAC、PCI/PCI Express 接口等比较复杂的系统级构造模块。按其功能划分，Altera IP 核主要有以下几类：
1、逻辑运算 IP 核。包括与、或、非、异或等基本逻辑运算单元和复用器、循环移位器、三态缓存器和解码器等相对复杂的逻辑运算模块。
2、数学运算 IP 核。Altera 的数学运算 IP 核分为整数运算和浮点运算两大类：（1）整数运算 IP 核。包括 LPM 库(参数化模型 IP 库)提供的 IP 核和 Altera 指定功能的 IP 核。LPM库中的 IP 核有加法器、减法器、乘法器、除法器、比较器、计数器和绝对值计算器；Altera 指定功能的 IP 核包括累加器、ECC 编码器/解码器、乘加器、基于存储的常系数乘法器、乘累加器、乘加器、复数乘法器和整数平方根计算器等。（2）浮点运算 IP 核包括浮点数加法器、浮点数减法器、浮点数乘法器、浮点数除法器、浮点数平方根计算器、浮点数指数计算器、浮点数倒数计算器、浮点数平方根倒数计算器、浮点数自然对数计算器、浮点数正弦余弦计算器和反正切计数器、浮点数矩阵求逆和乘法器以及浮点数绝对值计算器、比较器和转换器等。
3、存储器类 IP 核。包括移位奇存器、触发器、锁存器等简单的存储器 IP 核和较为复杂的 ROM、RAM、FIFO 和 Flash 存储器等模块。另外，Altera 还提供了包括 RAM 初始化器和针对部分 FPGA 系列应用的 FIFO 分割器等辅助存储器设计 IP 核。
4、数字信号处理 IP 核。包括有限冲激响应滤波（FIR）编译器、级联积分梳状（CIC）滤波器编译器、数控振荡器（NCO）编译器以及快速傅里叶交换（FFT）等 IP核，用于数字信号系统设计。
5、数字通信 IP 核包括 RS 码编通器、用于ひ积码译码的 Viterbi 译码器、循环冗余校验（CRC）编译器、8B/10B 编/译码器以及 SONET/SDH 物理层 IP 核等。
6、图像处理 IP 核。主要是实现视频和图像处理系统中常用功能的 IP 核，具体有 2D FIR 滤波器和 2D 中值滤波器、α混合器、视频监视器、色度重采样器、图像裁剪器、视频输入和输出模块、颜色面板序列器、颜色空间转換器、同步器、视频帧读取和缓存器、γ校正器、隔行扫描和去隔行扫描器、缩放器、切换器、测试模板生成器和视频跟踪系统模块。
7、输入/输出 IP 核。主要包括时钟控制器、锁相环（PLL）、低电压差分信号（LVDS）收发器、双数据速率（DDR）I/O、访问外部存储器的 DQ-DQS I/O、I/O 缓存器等。
8、芯片接口 IP 核。包括用于数字视频广播（DVB）的异步串行接口（AS1）、10/100/1000Mbps 以太网接口、DDR 和 DDR2 SDRAM 控制器、存储器物理层访问接口、PCI/PCI Exprsss 编译器、RapidIo 和用于数字电视信号传输的串行数字接口（SDI）等。
9、设计调试 IP 核。包括提供设计调试功能的 SignalTap 逻辑分析仪、串行和并行Flash 加载器、系统内的源和探测模块以及虚拟 JTAG 等。
10、其他 IP 核。还有一些针对部分 Altera 系列 FPGA 应用的专用 IP 核，这里不再一一列举。