USB 2.0接口EMC/ESD设计

        USB 2.0接口其运行速率较高，容易通过USB连接线缆对外高频辐射超标，同时由于带电热插拔，容易受到瞬间电压冲击和静电干扰。从接口滤波设计，防护设计，PCB设计、结构电缆多个方面考虑电磁兼容设计，由于笔者设计需要，故参考资料，进行设计总计。

一:原理图设计

 

二:原理图设计要点说明

• L1为共模滤波电感/共模滤波器，用于滤除差分信号上的共模干扰;
• L2为滤波磁珠，用于滤除为电源上的干扰;
• C3、C4为电源滤波电容，滤除电源上的干扰;
• D1、D2、D3组成USB接口防护电路，能快速泄放静电干扰，避免内部电路遭受静电的干扰。
• C5、C6为接口地和数字地之间的跨接电容，典型取值为1000pF，耐压要求达到2KV以上,通常C5会替换为1M欧姆电阻，详见第四章。
• R1、R2为限流电阻，差分线之间耦合会影响信号线的外在阻抗，可以用此电阻实现终端最佳匹配，使用时根据实际情况进行调整，通常焊接0欧姆。
• C1、C2为负载电容，通常NC或去除，根据USB2.0规范，分为低速与高速模式，低速模式下差分线上负载电容大于200pf小于750pf，高速模式下负载电容小于5pf。

三：器件选型要求

• L1为共模电感，共模滤波器带宽大于等于最大传输速度的1.5倍（720M），共模电感阻抗选择范围为60Ω/100MHz~120Ω/100MHz，典型值选取90Ω/100MHz；
• L2选用磁珠，磁珠阻抗范围为100Ω/100MHz~1000Ω/100MHz，典型值选取        600Ω/100MHz ;磁珠在选取时通流量应符合电路电流的要求，磁珠推荐使用电源用磁珠；
• C3、C4两个电容在取值时要相差100倍，典型值为10uF、0.1uF;小电容用滤除电源上的高频干扰，大电容用于滤除电源线上的纹波干扰；
• D2、D3选用TVS，TVS反向关断电压为5V。TVS管的结电容对信号传输频率有一定的影响，usb2.0的TVS结电容小于5pF（高速模式下）;
• DC5、C6为接口地和数字地之间的跨接电容，典型取值为1000pF，耐压要求 达到2KV以上。

四：接地

        PCB板的地(GND)与金属外壳(EGND)之间通常使用一个高压电容C1（1~100nF/2KV）并联一个大电阻R1（1M）连接。

4.1 电容的作用

        从EMS（电磁抗扰度）角度出发，该电容在确保PE与大地连接的基础上，旨在降低可能存在的、以大地电位作为参考的高频干扰信号对电路产生的影响，从而达到抑制电路与干扰源之间瞬间共模电压差的目的。事实上，将GND直接连接到PE最为理想，但由于直连可能会导致操作困难或存在安全隐患，例如，经过整流桥后产生的GND无法直接连接PE，因此便设计了一条既使低频信号无法通过，却允许高频信号通过的通路。从EMI（电磁干扰）的角度来看，若存在与PE相连接的金属外壳，这条高频通道的存在亦有助于防止高频信号辐射至外部环境。

        电容是通交流阻直流的。假设机壳良好连接大地，从电磁抗扰度角度，该电容能够抑制高频干扰源和电路之间的动态共模电压；从EMI角度，电容形成了高频路径，电路板内部产生的高频干扰会经电容流入机壳进入大地，避免了高频干扰形成的天线辐射。另一种情况，假设机壳没有可靠接大地（如没有地线，接地棒环境干燥），则外壳电势可能不稳定或有静电，如果电路板直接接外壳，就会打坏电路板芯片，加入电容，能把低频高压、静电等隔离起来，保护电路板。这个并联电容应该用Y电容或高压薄膜电容，容值在1nF~100nF之间。

4.2 电阻的作用

        这个电阻可以有效防止ESD（静电释放）对电路板造成损害。若仅采用电容将电路板地与外壳地相连，电路板便构成一个浮地体系。在进行ESD测试时，或者在复杂电磁场环境下使用，电荷注入电路板后难以得到有效释放，进而会积累；当积累到一定程度，超出电路板及外壳间绝缘最薄弱点能够承受的电压值，便会引发放电现象——在极短时间内，电路板上可产生数十至数百安培的电流，这可能导致电路由于电磁脉冲而停止运行，或是破坏放电部位附近的连接元器件。若加装此阻抗件，便可逐步释出电荷并消除高压。根据IEC61000的ESD测试标准，每次放电需在10秒钟内完成2千伏电压的释放，故一般建议选用1兆欧至2兆欧的电阻。若外壳带有高压静电，此高阻抗元件也能有效降低电流，从而避免电路芯片受损。

参考：USB接口EMC电磁兼容解决方案

资料链接：https://download.csdn.net/download/o512073267/89757770?spm=1001.2014.3001.5501

后记：

        硬件设计实践中总结，难免疏忽，欢迎指正探讨。