Formal
适合大小
gates 数量:10K到100K
通常project flow
TODO
JasperGold
1. 痛点
有太多的property 不能被prove
解决方法:
1.Register 一个cycle配置完,直接把config 接到DUT上(block box register config)
2.Abstract DUT internal counter, DUT内部每次加1的counter看看是否可以每次+2或者更大的指
3.Decrease delay of interface handshake(valid and ready)
4.block-box 不必须的module
5.增加cycle counter cover,用于定向分析long cycle的case,从而看看是否有solution
6. 增加end to end assertion to check the for tb unfinished issue, eg: en |=> s_eventually done
7. 减少config,并分成不同的testcase
8. 复杂度分析
9. 针对算法模块,分析一下,看看是否给定一些golden data,进行data checker
10.需要熟悉DUT 结果,做function partition和做structural partition
2.TB agent
使用assume增加constraint
3.Run command
3.1 TCL
for {set i 0} {$i<8} {incr i} {
cover -disable <embedded>::fm_top.xxx.\[$i\].cover_xxx
}