Xilinx 7 Series FPGA时钟网络的区别（BUFG，BUFGR，BUFIO）以及ISE实现流程软件工作内容

当Xilinx 7Series FPGA中，存在3种主要的时钟网络：BUFG，BUFR，BUFIO以及他们所衍生出的各种变种。那么他们有什么主要特点和区别呢？

BUFIO是IO时钟网络，顾名思义，它只能驱动IO Block里面的逻辑，不能驱动CLB里面的LUT，REG等逻辑。BUFIO可以被如下节点驱动：

1、SRCCs and MRCCs in the same clockregion
2、MRCCs in an adjacent clock regionusing BUFMRs
3、MMCMs clock outputs 0-3 driving theHPC in the same clock region

BUFR是regional时钟网络，顾名思义，它的驱动范围只能局限在一个clock region的逻辑，但是它可以同时驱动IO和内部逻辑。BUFR可以被如下节点所驱动：

1、所有能驱动BUFIO的节点
2、MMCMs clock outputs 0-3
3、General interconnect

BUFIO和BUFR的主要区别可以用下图概括：

BUFG是全局时钟网络，这个大家最熟悉了，它可以驱动所有的IO和逻辑，并且可以被Transceiver所驱动。

那既然有BUFG了还需要BUFR做什么呢？

BUFR相比BUFG的最大优势是skew和功耗都比较小，在源同步的设计中，这一点也是很关键的。

ISE实现的步骤
         在综合之后，我们开始启动FPGA在ISE中的实现过程，整个过程包括以下几个步骤： 
                1.Translate                              - 将输入的网表文件和约束文件整合后输出到一个Xilinx私有的通用数据库 文件
                                                               （Native Generic Database,NGD）中。          
                2.MAP                                    - 将设计映射到目标器件的资源上，可以选择在此阶段完成资源的布局。
                3.Place and Route                   - 按照时序约束的要求，完成设计的布局布线。
                4.Generate Programming File   - 生成一个可下载到FPGA器件的bit流文件。

Translate
       Translate过程将输入的所有网表文件和约束文件进行整合，输出到一个NGD(Native Generic Database)文件中。NGD文件是Xilinx自定义的一种通用数据库文件，在文件中设计被映射成各种NGD定义的基元，例如与门、或门、LUTs、flip-flops和RAM等。NGD文件中同时包含着原始网表文件中描述的设计层次，以及原始约束文件中包含的约束信息。NGD可被映射到目标系列的器件中。
      主要输入文件类型：ngc（XST综合时的网表文件）、edf （synplify综合时的输入网表文件）、ucf（约束文件）
      主要输出文件类型：NGD（Xilinx私有通用数据库文件）、BLD（Translate过程的报文）

MAP
      MAP过程用于将设计映射到一个具体的目标FPGA中，输入文件NGD中描述的逻辑被MAP(映射)成具体的FPGA基元，如IOBs、Slices和RAMs。MAP过程会进行多余逻辑剔除、组合逻辑合并之类的动作，具体实现过程受到各种约束的影响。MAP过程输出一个叫做NCD（Native Circuit Description）的文件，用来表示设计与FPGA基元之间的具体映射关系。对于除了Spartan@-3和Virtex-4之外的的FPGA，MAP过程同时会完成FPGA基元的布局（Place）。
      主要输入文件类型：NGD
      主要输出文件类型：NCD（Xilinx私有电路描述文件，描述了逻辑与FPGA基元的具体映射关系，对于除Spartan3和Virtex4
                                   之外的FPGA，NCD还包含基元的布局信息）、PCF（物理约束文件，用于约束各个FPGA基元之间的
                                   位置关系等）、MRP（map过程的报告）

PAR(Place and Route)
      PAR过程用于将输入文件NCD中的FPGA基元放置在具体的位置，并且完整各个基元之间的连线。对于除Spartan@-3和Virtex-4之外的的FPGA，Place过程已在MAP阶段完成，PAR只需完成Route（布线）即可。PAR在Route时，根据时序约束，不断的尝试如何让所有的布线都满足时序要求，直到所有布线真的都满足时序为止。PAR的结果输出到一个NCD（Native Circuit Description)文件中，PAR输出的NCD和与MAP输出的NCD全名不相同，内容也不相同。
       主要输入文件类型：NCD、PCF
       主要输出文件类型：NCDXilinx私有电路描述文件，描述了逻辑在FPGA内部的具体实现）、PAR（PAR过程的报告文件）

Generate Programming File
      Generate Programming File过程用于生成FPGA的的配置文件，配置文件（如bit文件）中包含了PAR后NCD文件中所有的布局布线信息，可用于FPGA的配置。将配置文件加载到FPGA以后，FPGA才能实现被设计的功能。
       主要输如文件类型：NCD（PAR产生）
       主要输出文件类型：bit(包含一些头信息和配置信息，可用于电缆线加载）、bin（只包含配置信息，存储在memory中的
                                    部分,如存在SPI FLASH中的配置信息）。