LDO基础知识（一）

LDO低压降稳压器，用于将较高输入电压转化为较低输出，内部电路由输出采样，误差放大，基准比较和晶体管调整电路4部分构成。

运放总是倾向于使得同相输入端和反相输入端电压相等。

• 输入输出关系

压降Vdo是为了保证正常稳压模块输入电压Vin必须大于输出Vout(norm)的最小压差。

Vin>=Vdo+Vout(norm)

如果输入Vin低于上式，那LDO将工作在压降状态。输出为

Vout(dropout)=Vin-Vdo

压降主要由LDO架构决定。

• PMOS LDO（效率比较低，一般不走大电流）

   

图1 PMOS LDO和某PMOS管器件特性

为调节输出电压，回路将控制漏源电阻Rds，在输入Vin接近输出Vout(norm)时，误差放大器控制栅源电压Vgs负向增大，此时Rds减小保持稳压。

在特定点时，误差放大器输出在接地端达到饱和，Vgs不能继续负向增大，此时Rds最小，与输出电流Iout相乘得到Vdo。

通过增大输入电压，能够使Vgs负向增大。PMOS架构在较高的输出电压下具有较低的压降。

图2 TPS799的压降Vdo与输入Vin关系图

如图2所示，TPS799的压降电压随Vin（也适用于输出电压）增大而降低。这是因为随着输入电压升高Vgs会负向增大。

• NMOS LDO（低压差大电流）

NMOS架构如下图所示，反馈回路仍然控制Rds。在输入Vin接近输出Vout(norm)时，误差放大器控制栅源电压Vgs正向增大，此时Rds减小保持稳压。

图3 NMOS  LDO和某NMOS管器件特性

误差放大器输出在Vin处达到饱和状态，随着Vin接近Vout(norm)， Vgs也会降低。这有助于防止出现超低压降。

• 偏置LDO

图4 内部带偏置电压轨的NMOS LDO

很多NMOS LDO都采用偏置电压Vbias，如上图所示，用作误差放大器的正电源轨，并支持其输出一直摆动到高于Vin的Vbias。这种配置能够使LDO保持较高Vgs，从而在低输出电压下达到超低压降。有时并未提供辅助电压轨，但仍然需要在较低的输出电压下达到低压降。在这种情况下，可以用内部电荷泵代替Vbias，如下图所示。

图5 内部带电荷泵的NMOS LDO

电荷泵将提升Vin，使误差放大器在缺少外部Vbias电压轨的情况下仍可以生成更大的Vgs。    

• 影响压降因素，压降不是静态值

表1 影响压降的因素

• 思考

  采样的输出电压在误差放大器的同相输入端还是反相输入端？