xilinx SDI 技术

一.SDI 还回解决方案

1.RX SDI 输出RX clk时钟跟SDI 输入同步,TX SDI输出 TX clk跟本板参考时钟同步;

2.输入SDI提取148.5MHz时钟跟本板参考时钟晶振148.5MHz虽然同频但是不同源,晶振都存在PPM误差;

3.如果需要做SDI还回,使用FPGA内部FIFO最终会因为时钟误差溢出或者读空,但是使用DDR3 SDRAM整帧缓存可以解决此问题

4.使用XCVO技术  参考设计xapp591-triple-rate-sdi-passthrough-vcxo-replacement

5.使用外部专用芯片mindspeed  M22554G-12 还回


  • 0
    点赞
  • 9
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值