一.SDI 还回解决方案
1.RX SDI 输出RX clk时钟跟SDI 输入同步,TX SDI输出 TX clk跟本板参考时钟同步;
2.输入SDI提取148.5MHz时钟跟本板参考时钟晶振148.5MHz虽然同频但是不同源,晶振都存在PPM误差;
3.如果需要做SDI还回,使用FPGA内部FIFO最终会因为时钟误差溢出或者读空,但是使用DDR3 SDRAM整帧缓存可以解决此问题
4.使用XCVO技术 参考设计xapp591-triple-rate-sdi-passthrough-vcxo-replacement
5.使用外部专用芯片mindspeed M22554G-12 还回