赛灵思(XILINX) FPGA中VRP/VRN管脚的使用心得

XILINX公司的Virtex系列FPGA芯片上,每个BANK都有一对VRP/VRN管脚。VRP/VRN管脚是一对多功能管脚,当一个BANK使用到某些DCI(Digitally Controlled Impedance)接口电平标准时,需要通过该BANK的VRP/VRN管脚接入参考电阻。此时,VRN通过一个参考电阻R上拉到Vcco,VRP通过一个参考电阻R下拉到地。VRP/VRN管脚提供一个参考电压供DCI内部电路使用,DCI内部电路依据此参考电压调整IO输出阻抗与外部参考电阻R匹配。当使用到DCI级联时,仅主BANK(master)需要通过VRP/VRN提供参考电压,从BANK(slave)不需要使用VRP/VRN,从BANK的VRP/VRN管脚可当成普通管脚使用。当VRP/VRN不用于DCI功能时,可用于普通管脚。不需要VRP/VRN外接参考电阻的DCI输出接口电平标准有:HSTL_I_DCI HSTL_III_DCI HSTL_I_DCI_18 HSTL_III_DCI_18 SSTL2_I_DCI SSTL18_I_DCI SSTL15_DCI不需要VRP/VRN外接参考电阻的DCI输入接口电平标准有:LVDCI_15 LVDCI_18 LVDCI_25 LVDCI_DV2_15 LVDCI_DV2_18 LVDCI_DV2_25
  • 5
    点赞
  • 55
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
您好!对于使用JESD204B IP在赛灵思XilinxFPGA上的操作步骤如下: 1. 获取IP核:首先,您需要从赛灵思官方网站或其他授权渠道获取JESD204B IP核。赛灵思提供了IP核库(IP Catalog)供用户下载和使用。 2. 导入IP核:将下载的IP核文件导入到您的FPGA开发环境。您可以使用Vivado Design Suite进行这一步骤。在Vivado,打开项目并选择"IP Integrator"视图,然后点击"IP Catalog"选项卡,将IP核添加到设计。 3. 配置IP参数:在导入IP核后,您需要根据具体需求配置IP核的参数。这些参数可能包括数据传输速率、数据字宽、时钟频率等。您可以在IP Integrator通过双击IP核来访问和配置这些参数。 4. 连接IP核:完成配置后,您需要将JESD204B IP核与其他系统组件进行连接。这可能涉及到连接时钟信号、数据接口以及其他必要的信号。您可以使用IP Integrator提供的界面来进行连接和布线。 5. 生成比特流:完成连接后,您可以通过Vivado生成比特流文件(bitstream),该文件包含了完整的设计和配置信息。 6. 下载比特流:将生成的比特流文件下载到您的目标FPGA设备上。您可以使用Vivado工具来执行这一步骤,需要连接FPGA板和主机,并选择正确的目标设备进行下载。 7. 集成和测试:一旦比特流下载到FPGA板上,您可以将其他系统组件集成到FPGA,并进行测试以验证JESD204B IP核的功能和性能。 请注意,以上步骤仅提供了一个基本的操作指南。实际的操作步骤可能因具体的赛灵思FPGA型号、Vivado版本和IP核配置而有所不同。在开始使用JESD204B IP核之前,建议您仔细阅读赛灵思提供的文档和用户指南,并参考相关的应用笔记和参考设计。 希望这些信息能对您有所帮助!如果您有任何其他问题,请随时提问。
评论 3
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值