关于Quartus利用D触发器做二分频

最新推荐文章于 2025-03-01 11:51:57 发布

xxxx.1122

最新推荐文章于 2025-03-01 11:51:57 发布

阅读量2.3k

点赞数 7

文章标签： fpga

本文链接：https://blog.csdn.net/pqcrush/article/details/138097054

版权

作者分享了在设计过程中遇到的挑战，如使用D触发器和二分频，发现软件中内置的DFF（dff）。他们起初尝试修改.vt代码，但意识到只需在文件中设置条件。遇到问题时，建议检查初始值和可能隐藏的寄存器注释，以及如何查看硬件电路图的学习心得。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一开始我觉得会比较困难，因为要设计D触发器，然后再利用D触发器去做二分频，在看了大家的博客设计完D触发器后，我发现！！！

软件里自带D触发器，叫dff

不过也没关系，就当回顾知识了。

然后画完图我就干了一个很蠢的事情，在改.vt的代码

但其实有了电路图，我们只需要在vt文件里面给条件即可。

如果改完了初始值，但是依然没有图像的话，就可以参考我上面的。

把寄存器的注释掉。

还在别的博客那里学到了，如何打开硬件电路图

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

xxxx.1122

关注关注

7
点赞
踩
16

收藏

觉得还不错? 一键收藏
4
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

十九、D触发器做二分频器解析：

集成电路相关内容

01-12

1万+

目录线路图：线路图分析：工作状态分析：效果总结：线路图：线路图分析：用一个信号源接在D触发器的CLK端，给触发器提供信号将Q'(Q非)端接在D端(触发器输入端) SET和RESET接高电平工作状态分析：简单来说：该触发器在上升沿时，Q就会读取同时刻D的值并输出，其余时刻保持。在时序图中: 第一个上升沿出现时，Q由0翻转为1，并保持至下一个上升沿。由时序图也可得出结论：Q为原来输入的CLK波形周期的两倍。效果总结： D触发器构成的二分频器，将

用jk触发器构成二分频电路_数字电路入门之时序电路

weixin_34542865的博客

12-15

4177

什么是时序电路？上期学过的「组合电路」是根据当前输入信号的组合来决定输出电平的电路。换言之，就是现在的输出不会被过去的输入所左右，也可以说成是，过去的输入状态对现在的输出状态没有影响的电路。这次讲解的「时序电路」和「组合电路」不同。「时序电路」的输出不仅受现在输入状态的影响，还要受过去输入状态的影响。那么，如何才能将过去的输入状态反映到现在的输出上呢？「时序电路」到底需要些什么呢？人类总...

4 条评论您还未登录，请先登录后发表或查看评论

FPGA自学：利用D触发器实现分频

12-29

7377

将D触发器的D端连接D触发器的输出QN端，就构成了一个由D触发器形成的2分频电路。多个D触发器级联得到4、8、16分频。代码如下所示： module D_ff_4div(clkin,reset_n,clkout); input clkin,reset_n; output clkout; wire in1,in2,clkin_2; reg out...

D触发器实现二分频

pku_mzj的博客

12-02

7142

module toplevel(clock,reset); input clock; input reset; reg flop1; reg flop2; always @ (posedge reset or posedge clock) if (reset) begin flop1 <= 0; flop2 <= 1; end else begin flop1 <=.

通过D触发器实现偶分频

最新发布

weixin_67778969的博客

03-01

1497

D触发器，偶分频，仿真

D触发器的二分频电路

weixin_34167043的博客

08-22

1万+

有时真的要感慨一下自己电路学的够烂的，啥都不会，做示波器要学习分频电路，学呗。。将D触发器的Q非端接到数据输入端D即可实现二分频，说白了就是CLK时钟信号的一个周期Q端电平反转一次，很好理解。 S 和R 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。当S=1且R=0时,不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0；当S=0且R=1时，...

利用D触发器的输入输出延迟实现二倍频电路

qq_40483920的博客

08-13

1万+

在电路中，触发器的输入与输出是有一个延迟的，并不是上升沿一来，输出端马上输出数据，这是由于触发器内部电路决定的。就算是最简单的非门，输入与输出也有延迟，更别说复杂的电路了。如果我们是理想情况下，没有任何延迟，那我们就不能利用延迟设计二倍频。而功能（行为）仿真就是基于理想情况，信号在电路中传输没有任何延迟所以本次设计是在时序仿真下实现的选择的芯片型号是 Altera（Intel）公司的 cyclone 4 系列EP4CE10F17C8 使用modelsim进行时序仿真原时钟周期20ns 可

D触发器二分频电路图

07-15

本文主要为D触发器二分频电路图，下面一起来学习一下

如何用D触发器实现2倍分频的逻辑电路？什么是状态图？

qq_61141142的博客

04-29

1194

是以图形方式表示输出状态转换的条件和规律。用圆圈表示各状态，圈内注明状态名和取值。用→表示状态间转移。D触发器的输出端加非门接到D端，实现二分频。

一个简易的触发器实现（二）

RunningSnail

06-03

1329

一个简易的触发器实现（二）

Quartus的D触发器设计与仿真

xianyudewo的博客

03-31

827

目录一、创建工程二、创建原理图文件创建波形文件一、创建工程参考https://blog.csdn.net/xianyudewo/article/details/115350524 需要修改的二、创建原理图文件利用相应的部件构造出如下电路图启动分析与综合，确保无错，有错就更改电路图，直到无错为止查看硬件电路图创建波形文件设置参数效果输入clk信号设置D信号选择部分区域设置为1 最后就是时序波形仿真 ...

Quartus 2 RS、D、JK、T、触发器实验报告 D触发器构成二分频、四分频电路

05-26

- **四分频**：通过两个串联的D触发器，每个触发器在时钟脉冲下接收到反相的前一级输出，使得Q端的值每两个时钟周期翻转一次，因此输出频率为输入频率的四分之一。 6. **实验总结**： - 实验帮助理解了各种触发器...

Quartus触发器实验报告 D触发器构成二分频、四分频电路

11-02

本文将深入探讨如何利用Quartus软件进行D触发器的设计，并利用这些触发器构建二分频和四分频电路。首先，我们来理解D触发器的基本概念。D触发器是一种无稳态存储单元，其输入端D（Data）的当前状态会在时钟上升沿...

Quartus软件仿真实现D触发器分频电路报告

4. 二分频电路设计：二分频电路通常利用D触发器的特性，在时钟上升沿或下降沿使输出信号翻转。由于D触发器在每个时钟周期改变一次状态，因此输出频率是输入频率的一半。 5. 四分频电路设计：四分频电路通常采用两个...

quartus II9.0 使用D触发器制作一个8进制计数器

2301_80137484的博客

06-08

3019

使用D触发器和27MHz分频为1Hz后，制作一个8进制计数器

Multisim实现D触发器时钟信号分频

热门推荐

是你呀星途的博客

04-27

1万+

D触发器实现时钟信号分频一. 元器件介绍二. 原理分析三. 仿真实验一. 元器件介绍这里用到的元器件有： DIgital power（VCC）数字电源 DIGITAL-CLOCK 数字时钟逻辑分析仪（XLA） ground 数字地 SPDT 单刀双掷开关 74HC74D_4V D触发器芯片

分频器设计

秋之的博客

07-26

7166

采用输出占空比任意的方法得到的分频信号不能直接用作同一个module内后级模块时钟信号，即elseend这样的用法衍生的潜在问题在低速系统内不易察觉，但在高速系统中很容易出现问题。而采用输出分频标志的方法，虽然会多使用一些寄存器，但是可以和所在系统时钟下产生的信号都保持几乎相同的时钟关系。end。............

基础电路集合

俺是太上皇

01-14

1419

目录一、分频电路一、分频电路 1. 2^m分频这类分频最基础的就是实现一个二分频电路。使用简单级联2分频电路即可完成2^m分频。 1.1 使用D触发器完成2分频电路其思路就是在D触发输出在clk上升沿或者下降沿完成一次翻转即可。电路如下，将Q非连接到D端即可。时序图如下： 1.2 从Verilog的角度从Verilog的角度来说，这类分频可以使用计数器来实现。下面考虑占空比为50%的情况。实际上这种方式可以覆盖偶次分频的情况，不仅仅是2的幂次分频。 module div( in

基于quartus prime软件，采用原理图设计方式，用74161设计一个模10计数器，并进行编译和仿真

10-19

在Quartus Prime软件中使用原理图设计实现74161模10计数器，首先你需要了解74161是一个八位二进制同步计数器，通常用于循环计数或者作为通用脉冲发生器。步骤如下： 1. **设置项目**: - 打开Quartus Prime，创建一个新的VHDL或Verilog设计项目。 - 在设计文件中添加新模块，命名为例如`mod10_counter.vhd`或`mod10_counter.v`。 2. **设计原理图**: - 使用74161 IP核，将其拖放到原理图编辑器中。 - 连接适当的输入端口，如启动信号（ST）、复位信号（RS），以及8位数据输入端（Dn）。 - 设置74161的工作模式，通常是同步上升沿触发，即当有正向时钟脉冲(Clock)的上升沿到来并且RS为低时，计数器会递增。 3. **编写VHDL/Verilog代码**: - 编写初始化部分，配置计数器的初始状态。 - 实现计数逻辑，通过条件门电路控制输出，当计数达到9时，输出变为1，然后开始从0继续计数。 ```vhdl library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity mod10_counter is Port ( clock : in STD_LOGIC; rst : in STD_LOGIC; d_in : in STD_LOGIC_VECTOR(7 downto 0); out : out STD_LOGIC_VECTOR(7 downto 0)); end mod10_counter; architecture Behavioral of mod10_counter is begin process(clock, rst) variable count : integer range 0 to 9; begin if rising_edge(clock) and rst = '0' then count <= count + 1; if count = 10 then count := 0; -- 当count等于10时，重置计数器 end if; out <= std_logic_vector(to_unsigned(count, 8)); -- 将计数值转换为8位输出 end if; end process; end Behavioral; ``` 4. **编译和验证**: - 确保所有连接正确无误后，点击工具栏的"Build"按钮，选择"Synthesize"编译模块。 - 如果没有错误，生成的网表文件可以用于下载到硬件，如FPGA或数字信号处理器(DSP)。 5. **仿真**: - 在工具中选择"Simulate"选项，运行波形仿真，检查计数器的行为是否符合预期。