十九、D触发器做二分频器解析：

已于 2022-11-26 20:25:04 修改
阅读量1.4w 收藏 30
点赞数 6
分类专栏： 零基础速学MOS管数字电路设计-反相器到数字芯片设计 文章标签： 嵌入式硬件 D触发器 二分频器 计数器 蓝桥杯
于 2022-01-12 16:11:01 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zhjysx/article/details/122456074
版权
本文介绍了如何利用D触发器设计二分频器，通过线路图分析及工作状态解析，展示了在上升沿时Q端输出D端信号并在下一个上升沿保持，从而实现输入信号周期的两倍输出，达到二分频的效果。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

了解本专栏 订阅专栏 解锁全文
十八、D触发器介绍：
集成电路相关内容
01-12 3万+
目录 1.D触发器： 2.D触发器功能表如下： 3.功能表解析： 4.工作原理分析： 1.D触发器： 从封装中可以看出： CLK的三角形表示边沿触发，即该D触发器为上升沿触发 SET和RESET均为低电平有效 2.D触发器功能表如下： 3.功能表解析： 由于SET和RESET都为低电平有效，所以在D触发器工作时，都要接高电平 当RESET为低电平时，触发器复位。 4.工作原理分析： 由于该触发器为上升沿触发器，在SET和RESET都为高电平的前提下，只要CLK输入
D触发器二分频电路图
07-15
本文主要为D触发器二分频电路图，下面一起来学习一下
Quartus 2 RS、D、JK、T、触发器实验报告 D触发器构成二分频、四分频电路
08-19
初步学习Quartus软件时，了解各种触发器的机理、用软件进行仿真，看波形图。 Dff芯片 集成d 触发器，单独触发器 7474芯片D触发器 74112 J、K触发器 Tff T触发器 二分频触发器：时钟每触发2个周期时，电路输出1个周期信号。 比如用一个脉冲时钟触发一个计数器，计数器每计2个数就清零一次并输出1个脉冲，那么这个电路就实现了二分频功能。 四分频触发器： 两个D触发器级联实现四分频电路，原理：来一个时钟脉冲,D端数据就被送到输出端Q,同时输出一个反向数据到Q非端，下一个时钟脉冲到,重复上面过程,但数据己被取反，由此每两个时钟，Q端数被取反一次，由此得到二份频，继而得到四分频。
通过D触发器实现偶分频
最新发布
weixin_67778969的博客
03-01 1606
D触发器，偶分频，仿真
D触发器的二分频电路
weixin_34167043的博客
08-22 1万+
有时真的要感慨一下自己电路学的够烂的，啥都不会，做示波器要学习分频电路，学呗。。   将D触发器的Q非端接到数据输入端D即可实现二分频，说白了就是CLK时钟信号的一个周期Q端电平反转一次，很好理解。 S 和R 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。当S=1且R=0时,不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0；当S=0且R=1时，...
如何用D触发器实现2倍分频的逻辑电路？什么是状态图？
qq_61141142的博客
04-29 1219
是以图形方式表示输出状态转换的条件和规律。用圆圈表示各状态，圈内注明状态名和取值。用→表示状态间转移。D触发器的输出端加非门接到D端，实现二分频。
D触发器实现二分频
pku_mzj的博客
12-02 7156
module toplevel(clock,reset); input clock; input reset; reg flop1; reg flop2; always @ (posedge reset or posedge clock) if (reset) begin flop1 <= 0; flop2 <= 1; end else begin flop1 <=.
关于Quartus利用D触发器做二分频
pqcrush的博客
04-22 2544
一开始我觉得会比较困难，因为要设计D触发器，然后再利用D触发器去做二分频，在看了大家的博客设计完D触发器后，我发现！！！
FPGA自学：利用D触发器实现分频
12-29 7429
将D触发器的D端连接D触发器的输出QN端，就构成了一个由D触发器形成的2分频电路。多个D触发器级联得到4、8、16分频。 代码如下所示： module D_ff_4div(clkin,reset_n,clkout); input clkin,reset_n; output clkout; wire in1,in2,clkin_2; reg out...
Verilog实现偶数、奇数、半整数、分数（小数）分频，画电路图用D触发器实现分频
weixin_43417303的博客
02-18 1400
目录 1.偶数分频 2.奇数分频 3.半整数分频 4.分数（小数）分频 参考资料： 通常我们说对原时钟进行N分频，即分频后的时钟的一个周期是原时钟周期的N倍。N可以为偶数、奇数、半整数、分数（小数）。 1.偶数分频 Verilog：N为偶数，使用一个计数器循环0-(N-1)进行计数，在N/2-1与N-1分别将输出取反，即完成了N分频。 若果采用D触发器画出分频器，单个D触发器的反向输出到输入就构成...
74LS74分频电路实现
m0_74067088的博客
08-30 8149
本文详细讲述了如何使用74LS74实现分频电路，以及在proteus中进行仿真
关于D触发器设计N进制计数器 (2).pdf
05-24
四、D 触发器做二分频器解析 使用 D 触发器可以设计二分频器，将原来输入端的周期时长扩大到原来的两倍。二分频器的工作原理是将一个信号源接在 D 触发器的 CLK 端，给触发器提供信号，并将 Q'(Q 非)端接在 D 端...
VHDL设计的5分频器：跨平台，MODESIM仿真验证
设计一个三分频器比设计一个二分频器更为复杂，因为需要额外的逻辑来处理时钟信号的翻转。三分频器的输出时钟周期是输入周期的三倍，且输出脉冲宽度为输入周期的一半。设计时需要考虑输出信号的稳定性、抖动和精确度...
数字电子技术：同步D触发器与锁存器解析
此外，还有顺序脉冲发生器，如分频器，它们可以利用D触发器来产生特定频率的时钟信号。 在实际应用中，触发器之间的转换也非常重要。例如，可以通过适当的门电路连接，将一个类型的触发器转换为另一种类型，以满足...
Multisim实现D触发器时钟信号分频
是你呀星途的博客
04-27 1万+
D触发器实现时钟信号分频一. 元器件介绍二. 原理分析三. 仿真实验 一. 元器件介绍 这里用到的元器件有： DIgital power（VCC）数字电源 DIGITAL-CLOCK 数字时钟 逻辑分析仪（XLA） ground 数字地 SPDT 单刀双掷开关 74HC74D_4V D触发器芯片
数字电路设计: FPGA实现倍频
热门推荐
随缘分享
07-18 2万+
FPGA实现倍频（含完整思路，代码）# 学习目标： 这篇博客讲怎么用D触发器和同或门组成的倍频器，并用Verilog实现验证； 1. 原理： CLK时钟要想实现倍频，那么CLK每变化一次，对应的CLK_out就必须变化两次；因此采用D触发器，且CLK的上升沿，下降沿均有效，且均会因此CLK_out两次的变化；因此，需要在加入一个组合逻辑电路，CLK变化时，时序逻辑引起CLK_out从0->1,时序逻辑部分的输出作为输入，通过组合逻辑使CLK_out从1->0, 这样每次CLK变化时，CLK_
电子电路设计——分频电路设计
acslsr的博客
04-25 1万+
本文利用555定时器产生100Hz方波信号，再用4个D触发器将其变为16分频的6.25Hz电路。 一、前置知识 555定时器产生信号方式详见博客：555定时器及应用 Multisim中快速生成所需定时器方法详见博客：Multisim快捷生成555定时器 对寄存器及触发器的基本功能介绍详见博客：基本时序逻辑电路 二、D触发器的二分频 触发器连接方法： 由触发器基本工作原理可得： 三、74LS7...
时序逻辑基础之D触发器&分频器
weixin_67803687的博客
07-22 7529
由图可知Q值不仅与D有关，同时需要考虑到clk上升沿到来后有效。仍然以5分频和8分频为例，探究奇数和偶数的仿真效果。D触发器模拟波形图如下。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

㉨㉨

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值