ZYNQ学习笔记——SDK系列图像传输接口设计

简介

在一些对实时性要求非常高的图像处理领域，通常我们首先想到的就是FPGA，FPGA以其实时流水线运算能力的确可以达到最高的实时性。所以在FPGA的学习中，图像采集传输与简单的图像处理一般都是必备的学习案例，该案例涉及的知识相对广泛，如果涉及追求完美的话，静态时序分析也是有用武之地的。这些资料在网络上也非常多，这里就不详细介绍了。
今天我们以ZYNQ为开发平台，来看看ARM+FPGA架构的图像传输的设计流程。ZYNQ所包含的IP核非常之多，可以极大的缩短我们的开发周期，这也是ZYNQ的一大亮点。一般而言，ZYNQ图像传输接口主要包括VDMA、VTC、AXI4-Stream to Video Out、Dynamic Clock、RGB to DVI Encoder,这只是我们在ZYNQ图形化编程界面需要添加的IP，在实际中还有系统自动生成的AXI Interconnect IP。看着涉及这么多的IP核，一种悲伤在心中蔓延开来，这里先不要害怕，可不能从入门到放弃哈。其实IP核只是看着多，与我们平时FPGA的逻辑设计相比较而言，少了时序信号对齐/资源优化的问题，做起来还是比较省力的。话不多说，接下来进入今天的正题。

IP(接口)用途介绍

1. VDMA
   AXI VDMA（ AXI Video Direct Memory Access，以下简称 VDMA）是 Xilinx 专门针对视频应用提供的一种高带宽的解决方案，用于将 AXI Stream 格式的数据流转换为 Memory Map 格式或将 Memory Map 格式的数据转换为 AXI Stream 数据流，也就是说 VDMA 内核旨在提供从 AXI4 域到 AXI4-Stream 域的视频读