PCIe（二）——TLP包构成

已于 2022-11-26 14:28:32 修改
阅读量5k 收藏 57
点赞数 4
文章标签： fpga开发
于 2022-09-09 18:59:53 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/q1594/article/details/126778040
版权

1 简介

  TLP包是由PCIe的Endpoint或者Root Complex发送的数据包。在PCIe体系中的事务层生成。
在这里插入图片描述
  深蓝色部分是物理层添加的开始和结束字段，浅蓝色部分是链路层添加的。这些都是由IP核自动添加，用户无需关心。中间红框内的是TLP包，在事务层生成，如果用户使用的是Riffa等集成度较高的框架也无需关心。但是有时可能会要求自己构建TLP或者解析TLP包。所以将重点介绍TLP包的构成。
  由图可以看出TLP包由头（Hander）、数据（Data）、ECRC（校验）四个部分组成。重点看TLP包的头和数据部分。

TLP包的Hander部分

在这里插入图片描述
  一个DW字节是32位，4byte。

名称字段作用
FmtDW0[31:29]决定了包头是3DW长度还是4DW长度的
TypeDW0[28:24]决定了包的类型，类型有Mrd（读地址内数据）、Mwr（向地址写数据）、Cfg（配置PCIe）、Msg（消息）、Cpl（读地址数据请求后返回的数据包）
Traffic ClassDW0[22:20]包交换优先级，数字越大优先级越高
AttrDW0[18]、DW0[13:12]包的属性。Attr[13]是解析包是顺序还是乱序，一般设置为顺序。Attr[12]是Cache一致性，数据量小的时候可以打开以提高数据传输效率，数据量大则关闭
THDW0[16]PCIe2.1提出，xilinx7不支持此设置
TD（TLP Digest）DW0[15]为1是必须添加ECRC，为0时不添加
EPDW0[14]错误包标志。为1时代表此包为错误包，将被忽略
AT（Addr Type）DW0[11:10]地址类型。一共有三种类型：内存地址（00）、虚拟地址（10）、转换完成的内存地址（11）。当表示虚拟地址是需将地址转换成内存地址
LengthDW0[9:0]用来表示数据包的长度，用于Mwr、Cpl、Msg包。注意单位是DW，也就是32字节的，注意单位转换。一个数据包的数据长度最多为4096byte
Requester IDDW1[31:16]这个ID是PCIe的endpoint设备在root comlex初始化时对设备分配的，分为bus number[]、Device Number[]、Func[]
TagDW1[15:8]扩展标识，由请求方产生，与Requeseter ID构成唯一标识，用来识别应答信息
First/Last byte Enables第一字节和最后一个字节有效标志DW1[7:0]
AddressDW2或者DW2 + DW3地址位。Fmt决定了这个位数是32位还是64位

  数据完成包的包头结构
在这里插入图片描述
  DW0部分与前面相同。下面重点介绍与前面一个包不同的部分。

名称字段作用
Completer IDDW1[31:16]反馈设备ID，可以用于DEBUG
Requester IDDW2[31:16]数据请求设备的ID，一般从请求包复制ID
Completer statusDW1[15:13]包状态。成功响应（000），不支持请求（001），配置请求重试（010），请求忽略（100）
Byte countDW1[11:0]未发送数据位计数
Lower AddressDW2[6:0]第一个有效字节地址的低七位

  注意：1.Lower address和length不能跨越Root Complex的RCB（Read Completion Boundary）读完成包的边界但是可以是RCB的整数倍。意思是单个包发送的数据如果大于RCB就必须是RCB的整数倍，如果不足RCB则结束地址一定是RCB的整数倍，所以一个数据请求信号的应答包通常会分成几个数据包来应答数据包。IPcore的link control可以知道此值，一般设为64或者128，默认128。
     2.MPS（Max Payload Size）由EP和RC设置，是系统传输数据的最大承载数量。PCIe设备都有一个值。系统的MPS会取最小值，对应的IPcore接口为PCIe core:cfg_dstatus[15:0]MPS
     3.包头的Fmt和Type数据表如下：

TLP类型Fmt[1:0]Type[4:0]
存储器读请求Mrd00=3DW，无数据   01=4DW，无数据0 0000
锁定存储器读请求MrdLk00=3DW，无数据   01=4DW，无数据0 0001
存储器写请求MWr10=3DW，有数据   11=4DW，有数据0 0000
IO读请求IORd00=3DW，无数据0 0010
IO写请求10=3DW，有数据0 0010
Type 0配置读请求（CfgRd0）00=3DW，无数据0 0100
Type 1配置读请求（CfgRd1）00=3DW，无数据0 0101
Type 0配置写请求（CfgRd0）10=3DW，有数据0 0100
Type 1配置写请求（CfgRd1）10=3DW，有数据0 0101
消息请求（Msg））01=4DW，无数据1 0rrr
带数据的消息请求（MsgD））11=4DW，有数据1 0rrr
完成Cpl00=3DW，无数据0 1010
带数据的完成CplD10=3DW，有数据0 1010
锁定完成（CplLk）00=3DW，无数据0 1011
带数据的锁定完成CplDLk10=3DW，有数据0 1010

路由方式

TLP类型路由方式
Mrd，MRdlk\MWr地址路由
IOEd、IOW地址路由
CfgRd0、CfgRd1、CfgWr0、CfgWr1ID路由
Msg、MsgD地址路由、ID路由或隐含式路由
Cpl、CpIDID路由

地址路由

  端点设备检查TLP包中的地址与BAR中所有的地址进行比较，如果不属于本端点范围，则拒绝。

ID路由

  端点设备检查TLP包里的总线ID和设备ID功能ID是否与本端点一致，这些信息可以再Type0的配置信息里捕获。

读写过程

  处理器发送MRD给目标的设备ID,设备响应CPld包给处理器。

图像麻瓜
关注
  • 4
    点赞
  • 踩
  • 57
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
PCIE调试笔记理解--TLP理解
u011393762的博客
05-20 3908
PCIE以TLP包的形式传输。在TX端，TLP包按照应用层 -> 传输层 -> 数据链路层 -> 物理层 一级一级的往下传递；RX端与TX端反向传递。PCIE的TLP包由很多很多的类型，在初学者理解调试PCIE的时候，全部理解所有类型的TLP包格式往往有点费劲，往往只需要掌握关键的几个就可以了，后续需要用到来努力学习。MWr，MRd，CPLD三个主要的TLP包。 MWr和MRd格式如下： R：0; TC：0; TD(TLP Digest)：0 EP(poisoned...
【PCIE体系结构四】事务层概述和TLP帧结构
highman110的博客
04-05 865
简述PCIE事务层功能、TLP分类以及TLP帧结构解析
2.2 PCIe控制器——传输层——数据报文TLP格式
知识，既贵，又便宜。
01-21 1万+
PCIe采用串行连接方式，并使用数据报文（TLP）的形式进行数据传输。数据报文发送时在核心层中产生，经过设备的事务层、数据链路层和物理层，最终发送出去;接收时则相反。
PCIE_NVMe协议介绍.pptx
07-09
通俗易懂，从一：PCIE 接口介绍，二：PCIE 系统架构介绍，三：PCIE 设备枚举过程，四：PCIE 设备的配置空间，五：PCIE 协议的TLP介绍等五个方面对PCIE进行了介绍
PCIE收发时序了解
最新发布
k7126685的博客
03-18 414
Pcie 收发时序
PCI相关（5）- PCIe总线事务-TLP报文
qq_21186033的博客
05-21 4517
4.3 存储器、I/O 和配置读写请求 TLP 在 PCIe 总线中,存储器读写,I/O读写和配置读写请求TLP 由以下几类报文组成。 存储器读请求 TLP 和读完成 TLP 当 PCIe 主设备,RC 或者 EP,访问目标设备的存储器空间时,使用 Non-Posted 总线事务向目标设备发出存储器读请求 TLP,目标设备收到这个存储器读请求 TLP 后,使用存储器读完成 TLP,主动向主设备传递数据。当主设备收到目标设备的存储器读完成 TLP 后,将完成一次存储器读操作。 存储器写请求 TLP 在
PCIe系列专题之二：2.3 TLP结构解析
存储随笔
09-17 1574
经过之前文章的介绍，我们可以知道，PCIe总线在事务层中利用TLP (Transaction Layer Packet) 进行数据传输。那么，TLP具体长什么样子呢？又有哪些关键内容？这个就是我们本文的重点。
【PCIE】TLP 发送三阶段和Secondary Bus Reset
逆风水手的博客
06-06 1330
TLP 发送的三个阶段涉及到 PCIe 协议栈中的不同层次，具体如下：TLP 发送阶段 1（TS1）：这个阶段是在传输层（Transaction Layer）中进行的。在这个阶段，TLP 数据包会进行编码和格式化处理，并添加一些控制信息，如 Stream ID 和序列号等。同时，在这个阶段还会进行一些流控制、纠错等相关处理。TLP 发送阶段 2（TS2）：这个阶段是在数据链路层（Data Link Layer）中进行的。
【PCIE体系结构六】TLP路由
highman110的博客
04-29 1744
详细介绍PCIE中TLP路由的三种方式：地址路由、ID路由、隐式路由
【PCIE】PCIE TLP包解析
qq_41186941的博客
03-01 7150
PCIE TLP包解析 说明：本文摘自 V3学院 尤老师的培训班笔记，仅用于个人学习，不用于任何商业用途。 满足个人在公交车上或者其他需要不得不等待的时间段内学习的需要。 TLP包的公共部分 Memory read/write TLP（Mwr/Mrd包） Length的单位是DW,应该填除以4后的结果，如果不能整除，需要加一 Completion/Completion with Data TLPs (CPLD包) =============== Length一共10bit，其中0表
高级FPGA开发之基础协议PCIe(二)
2301_81736663的博客
02-07 2358
当PCIe主设备（RC或者EP）访问目标设备的存储器空间时，使用non-posted总线事务向目标设备发出存储器读请求TLP，目标设备收到这个存储器读请求tlp后，使用存储器读完成tlp，主动向主设备传递数据。当主设备收到目标设备的存储器读完成tlp后，将完成一次存储器读请求。
TLP291-4数据手册
08-27
TLP291-4数据手册 方便有需要的人使用
pcie3.0规范
11-27
OBJECTIVE OF THE SPECIFICATION.................................................................................... 27 DOCUMENT ORGANIZATION ................................................................................................ 27 DOCUMENTATION CONVENTIONS...................................................................................... 28 TERMS AND ACRONYMS........................................................................................................ 29 REFERENCE DOCUMENTS...................................................................................................... 36 1. INTRODUCTION ................................................................................................................ 37 1.1. A THIRD GENERATION I/O INTERCONNECT ................................................................... 37 1.2. PCI EXPRESS LINK......................................................................................................... 39 1.3. PCI EXPRESS FABRIC TOPOLOGY .................................................................................. 41 1.3.1. Root Complex........................................................................................................ 41 1.3.2. Endpoints .............................................................................................................. 42 1.3.3. Switch.................................................................................................................... 45 1.3.4. Root Complex Event Collector.............................................................................. 46 1.3.5. PCI Express to PCI/PCI-X Bridge........................................................................ 46 1.4. PCI EXPRESS FABRIC TOPOLOGY CONFIGURATION....................................................... 46 1.5. PCI EXPRESS LAYERING OVERVIEW.............................................................................. 47 1.5.1. Transaction Layer................................................................................................. 48 1.5.2. Data Link Layer .................................................................................................... 48 1.5.3. Physical Layer ...................................................................................................... 49 1.5.4. Layer Functions and Services............................................................................... 49 2. TRANSACTION LAYER SPECIFICATION ..................................................................... 53 2.1. TRANSACTION LAYER OVERVIEW.................................................................................. 53 2.1.1. Address Spaces, Transaction Types, and Usage................................................... 54 2.1.2. Packet Format Overview ...................................................................................... 56 2.2. TRANSACTION LAYER PROTOCOL - PACKET DEFINITION............................................... 58 2.2.1. Common Packet Header Fields ............................................................................ 58 2.2.2. TLPs with Data Payloads - Rules ......................................................................... 61 2.2.3. TLP Digest Rules .................................................................................................. 65 2.2.4. Routing and Addressing Rules .............................................................................. 65 2.2.5. First/Last DW Byte Enables Rules........................................................................ 69 2.2.6. Transaction Descriptor......................................................................................... 71 2.2.7. Memory, I/O, and Configuration Request Rules................................................... 77 2.2.8. Message Request Rules......................................................................................... 83 2.2.9. Completion Rules.................................................................................................. 97 2.2.10. TLP Prefix Rules ................................................................................................. 100 2.3. HANDLING OF RECEIVED TLPS.................................................................................... 104
PCIe基础扫盲文（PCIE基础、TLP、FlowCtrl）
03-01
PCIe扫盲文
PCIE TLP相关内容整理
07-12
PCIE TLP相关内容整理，主要包括TLP header内容及相关概念梳理，标注对应在pcie spec中的位置方便查阅，新手可以讲本资源作为学习TL层内容的思维导图
PCIe的TLP(Transaction Layer Packet)结构
热门推荐
坚持
07-24 2万+
无论Request TLP，还是作为回应的Completion TLP，它们模样都差不多： 图5.1 TLP主要由三部分组成：Header，Data和CRC。TLP都是生于发送端的事务层(Transaction Layer)，终于接收端的事务层。 每个TLP都有一个Header，跟动物一样，没有头就活不了，所以TLP可以没手没脚，但不能没有头。事务层根据上层请求内容，生成TLP Head...
【紫光同创PCIE教程】——DMA读写/PIO内存读写TLP解析
MYMINIEYE的博客
12-01 1278
对于Mwr的Header，对着协议格式分析，很容易知道第一个Header地址（32bit）是df20_2000，携带数据长度Length（以DW为单位）为1，报文类型[Fmt,Type]=0x40（表明为3DW Mwr），字节使能[last DW BE,first DW BE]=0x0f，其他信息对座入号就行了，特别注意的是TLP是大端格式，[Fmt,Type]=axis_master_tdata[31:24]，实际代表的是0Byte的位置，其他DW数据亦如此。主机的3次MWr TLP是什么呢？
【PCIe】TLP结构与配置空间
pannlz的博客
03-08 977
介绍pcie的TLP结构与配置空间
pcie tlp包格式
05-19
PCI Express (PCIe) TLP (Transaction Layer Packet) 是 PCI Express 协议的一个重要部分，它用于在不同的 PCIe 设备之间传输数据。PCIe TLP 由四个部分组成：头部、有效载荷、可选的可扩展有效载荷和 FCS（帧校验序列）。 具体来说，PCIe TLP 的格式如下： |---------------------------| | PCIe TLP 头部 (12 字节) | |---------------------------| | 有效载荷 (0 - 1024 字节) | |---------------------------| | 可扩展有效载荷 (0 - 1024 字节) | |---------------------------| | FCS（帧校验序列）(4 字节) | |---------------------------| PCIe TLP 头部包括以下字段： - TC（传输类别）：指定 TLP 的类型，比如请求（Memory Read/Write）、Completion 等。 - TD（传输方向）：指定 TLP 的传输方向，是从上游设备到下游设备还是相反。 - EP（端点）：指定 TLP 的目标设备端口号。 - Length（长度）：指定有效载荷的长度。 - First DW BE（第一个双字节字节 Enable）：指定有效载荷的第一个双字节的哪些字节是有效的。 - Last DW BE（最后一个双字节字节 Enable）：指定有效载荷的最后一个双字节的哪些字节是有效的。 - Tag（标签）：可选字段，用于匹配请求和 Completion TLP。 - Requester ID（请求者 ID）：可选字段，用于标识发起 TLP 的设备。 - Completer ID（完成者 ID）：可选字段，用于标识处理 TLP 的设备。 PCIe TLP 的有效载荷可以是数据、地址或控制信息。可扩展有效载荷在某些情况下用于传输额外的数据或信息。FCS 是一个校验序列，用于检测传输中的错误。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值