FPGA入门实验-DE0开发板-实验二-译码器组合逻辑

一、实验任务

        ①放置2个2-4译码器模块，则总共有2组SW， 每组2个，2组LED，每组4个，每组SW分别控 制其对应的LED组。

        ②参照代码，设计一个3-8译码器，完成类似的拨码开关实验。注意代码中的信号宽度设定。

        ③自行查阅手册中的7段译码器管脚对应关系， 用4个拨码开关控制一个7段译码器的数字，从 0-9-A-F，共16个数字和字母。

二、实验过程

        任务一：放置2个2-4译码器模块，则总共有2组SW，每组2个，2组LED，每组4个，每组SW分别控制其对应的LED组。

        首先新建bdf文件使其成为顶层文件，之后新建RTL文件，编写2-4译码器模块代码，代码如下

module dec_2to4(
IN  ,
OUT);
input  [2-1:0] IN  ;
output [4-1:0] OUT ;

reg [4-1:0] OUT ;

always @ (IN) begin
  case(IN)
    2'b00: OUT = 4'b 0001;
    2'b01: OUT = 4'b 0010;
    2'b10: OUT = 4'b 0100;
    2'b11: O