cadence 问题锦集

（一）Q：从原理图orcad导出NET后，在ALLEGRO中，放置元件，可有的元件却放不进PCB中？

      依次检查三步：

      1、：元件封装是否对应，封装所用焊盘是否正确。

      2 、：检查对应元件在原理图和PCB封装PIN的个数，标号是否一致；如：封装24pin，原理图只加了20或者更少（电源、地最容易忘记；还有不用的nc管脚也必须在原理图上做上）；还有就是封装是1、2、3顺序  而原理图是2、3、4， 总之原理图与封装的不一致会造成元件不能调入。

      3、：检查元件放置时，元件属性参数是否设置过大，已 经超出图纸的大小允许放置区域。

 

(二)Q：orcad生成网络表生成出现大量的提示错误？

     #19 Warning [ALG0051] Pin "VCC" is renamed to "VCC#37" after substituting illegal characters in Package MT29F2G16AABWP , U10: SCHEMATIC1, EBI0_MEMORY (101.60, 154.94).
#20 Warning [ALG0051] Pin "VCC" is renamed to "VCC#12" after substituting illegal characters in Package MT29F2G16AABWP , U10: SCHEMATIC1, EBI0_MEMORY (101.60, 154.94).
#21 Warning [ALG0051] Pin "VSS" is renamed to "VSS#13" after substituting illegal characters in Package MT29F2G16AABWP , U10: SCHEMATIC1, EBI0_MEMORY (101.60, 154.94).
#22 Warning [ALG0051] Pin "VSS" is renamed to "VSS#25" after substituting illegal characters in Package MT29F2G16AABWP , U10: SCHEMATIC1, EBI0_MEMORY (101.60, 154.94).
#23 Warning [ALG0051] Pin "VSS" is renamed to "VSS#48" after substituting illegal characters i
n Package MT29F2G16AABWP , U10: SCHEMATIC1, EBI0_MEMORY (101.60, 154.94).

 

     经分析，发现出现这种告警的pin都是电源和地（确切的说都是 power的属性管脚）；后经查证，造成这样的现象的原因是：orcad中制作元件封装时，orcad支持power属性的pin使用同样的名称，但是allegro不支持，所以会造成生成网络表提示告警；只要把这些pin名称改成不一样，如vcc1，vcc2...gnd1，gnd2....就可以了（看来使用cadence最好不要命名同样的管脚名称啊）

 

 

（三）原理图中查找原件？