MCP3202的使用

一、描述

1、介绍

        双12位ADC，采用SPI通信，供电范围2.7V到5.5V。5V供电最大采样率500Ksps，2.7V供电最大采样率50Ksps。两个输入通道可以单独使用，也可以组成一个伪差分来使用。

2、引脚

1）CS/SHDN：片选/关断输入。将该引脚拉低可启动与MCU的通信。将该引脚拉高，会立即终止ADC转换，并使MCP3202进入低功耗待机模式。在ADC转换的过程中，要保证该引脚为低。在两次ADC转换之间，又要使该脚为高。

2）CH0：输入通道0

3）CH1：输入通道1

4）VSS：地

5）DIN：通信数据输入

6）DOUT：通信数据输出

7）CLK：通信时钟。也为ADC的转换过程提供时钟。

8）VDD/VREF：2.7V到5.5V的电源输入，并且也是参考电压的输入

3、测量的12位值与输入电压与VDD电压的关系

4、时序

        首先CS拉低选中MCP3202。当CS为低，DIN为高，这个时候接收到一个CLK上升沿，就判定为start位，接收到start位后才开始正式通信。start位后面两位是SGL/DIFF和ODD/SIGN，他们用来控制MCP3202的工作方式：

        当SGL/DIFF为1，两个通道独立工作。ODD/SIGN进一步选择哪个通道工作。

        当SGL/DIFF为0，两个通道组成伪差分。ODD/SIGN为0，通道0为IN+，通道1为IN-。ODD/SIGN为1，通道0为IN-，通道1为IN+。

        第4位是MSBF，它用来控制在传输了B11到B0的数据后，是否还要再传输一次B0到B11的数据。效果如下：

5、采样与转换过程

        MCP3202会在接收到start位后在时钟的第二个上升沿开始对模拟输入信号进行采样，然后在start位后的第三个时钟的下降沿结束采样。如下：

        也就是说采样时间为1.5倍的CLK周期。在采样的过程中，器件内部的采样保持电容会收集输入通道的电荷，采样的模型图如下：

        如上图所示，信号源阻抗Rss与MCP3202内部采样开关的阻抗Rs将直接影响给电容CSAMPLE充电所需的时间。因此，较大的信号源阻抗会增加转换的失调误差、增益误差和积分线性误差。

         当采样结束后，打开转换器的输入开关，MCP3202将开始把内部采样保持电容收集的电荷产生一个12位的串行数字输出编码。MCP3202每收到一个时钟脉冲，就转换一位，共收到12个脉冲，刚好输出一个12位的输出编码值。

        值得注意的是，如果时钟速率太慢，采样电容将在转换过程中释放电荷。在85度（最差条件）下，器件能保持采样电容在采样周期结束后至少1.2ms内不会释放电荷。也就是说，从采样周期结束到所有12个数据位都输出之间的时间不能超出1.2ms，即时钟频率要大于10KHz。若此条件得不到满足，就会导致线性误差超出额定规范值。

        在整个转换周期内，只要满足时序上的时间最小值要求，对于时钟是否恒定和占空比并没有要求。

 

6、硬件SPI通信时序

        最后，如果单片机使用8位数据宽度的硬件SPI来与MCP3202通信，时序应该如下：