![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
计算机组成原理
WTHunt
厚积薄发
展开
-
Mac查看Android动态库依赖
aarch64-linux-android-readelf -d *.so该命令位于目录:Users/admin/Library/Android/sdk/ndk/21.3.6528147/toolchains/arm-linux-androideabi-4.9/prebuilt/darwin-x86_64/bin下,可以写到环境变量中原创 2022-03-31 16:02:02 · 2403 阅读 · 0 评论 -
内存对齐指令详解(posix_memalign)
poxis_memalign预对齐内存的分配在大多数情况下,编译器和C库透明地帮你处理对齐问题。POSIX 标明了通过malloc( ),calloc( ), 和realloc( )返回的地址对于任何的C类型来说都是对齐的。在Linux中,这些函数返回的地址在32位系统是以8字节为边界对齐,在64位系统是以16字节为边界对齐的。有时候,对于更大的边界,例如页面,程序员需要动态的对齐。虽然动机是多种多样的,但最常见的是直接块I/O的缓存的对齐或者其它的软件对硬件的交互,因此,POSIX 1003...原创 2020-05-13 00:39:13 · 1557 阅读 · 0 评论 -
代码执行流水之循环展开优化
IF:Instruction Fetch,取指令ID:Instruction Decode,译码(应该是取数同时译码的过程)EX:Exec,执行MEM:访存,从数据存储器中读WB:Write Back,写回,将数据写到寄存器中。https://www.cnblogs.com/CorePower/p/CorePower.html链接贴上,日后来补!...原创 2020-05-12 17:57:07 · 7135 阅读 · 2 评论 -
TCM与Cache介绍
DMADMA=Direct Memory Access。这是一种通过硬件实现的数据传输机制。简单的说,就是不在CPU的参与下完成数据的传输。DMA是一种硬件设备。这种设备的工作原理是这样的:——首先CPU告诉DMA设备,要有一堆数据需要传输,为了效率而请它出马。(DMA请求)——DMA收到CPU的消息,开始准备。此时CPU把数据源地址、数据目标地址、传输数据量、传输模式等等参数告诉它...原创 2019-04-04 21:51:22 · 7594 阅读 · 0 评论 -
关于DRAM、SRAM、cache、cpu、寄存器、主存之间的联系与区别
最近在研究openblas里面用到的gemm矩阵加速思想,涉及到很多cache缓存的问题,便有了这篇文章作为记录先一句话说明数据流的流通路径:计算机的计算数据需要从磁盘调度到内存,然后再调度到L2 Cache,再到L1 Cache,最后进CPU寄存器进行计算。一、DRAM(动态随机存取存储器)和SRAM(静态随机存取存储器)DRAM只能将数据保持很短的时间。为了保持数据,DRA...原创 2019-09-03 20:00:06 · 25385 阅读 · 2 评论 -
移位存储详解
IEEE 754 浮点数存储标准规定浮点数格式如下:s表示符号位,当s=0,V为正数;当s=1,V为负数E表示8位阶码,采用移位存储M表示23位尾数,如M为10100....,那么M所代表的二进制浮点数为M'=1+1/2+1/2^2=1.75,2>M'>=1根据32位数计算为十进制:V=(−1)^s × M' × 2^(E−127),移位存储详解如...原创 2020-01-01 10:58:26 · 2203 阅读 · 0 评论 -
浮点与定点的二进制存储
1、浮点数和定点数存储https://blog.csdn.net/niaolianjiulin/article/details/827645112、浮点转定点本篇主要介绍另外一种浮点转定点的方式,并结合neon代码进行介绍(上面的浮点定点基础最好先看,大佬忽略)static inline uint32_t fp32_to_bits(float f) { union { fl...原创 2019-08-24 18:33:54 · 762 阅读 · 0 评论 -
计算机内存带宽详解
内存带宽计算公式:带宽=内存核心频率×内存总线位数×倍增系数。先容我从DDR的技术说起,DDR采用时钟脉冲上升、下降沿各传一次数据,1个时钟信号可以传输2倍于SDRAM的数据,所以又称为双倍速率SDRAM。它的倍增系数就是2。DDR2仍然采用时钟脉冲上升、下降支各传一次数据的技术(不是传2次),但是一次预读4bit数据,是DDR一次预读2bit的2倍,因此,它的倍增系数是2X2=4。DDR...转载 2019-10-07 19:49:14 · 12398 阅读 · 1 评论