blk_mem_gen_v8_2.v问题

最新推荐文章于 2023-05-03 16:59:45 发布
最新推荐文章于 2023-05-03 16:59:45 发布
阅读量4.5k 收藏 4
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_22279697/article/details/80520369
版权

Note: $finish    : ../dspFPGA/M1/project/dspFPGA.srcs/sources_1/ip/dpram_i32x512_o256x64_xil/blk_mem_gen_v8_2/simulation/blk_mem_gen_v8_2.v(2731)

Time: 0 ps  Iteration: 0  Instance: /tb_top0/u_DSP2_Top/u_dsp2Main/u_bmunit/U_MmodeGain/U_MmodeGray/u_Rom_xil/inst/native_mem_module/blk_mem_gen_v8_2_inst

Break in Task init_memory at ../dspFPGA/M1/project/dspFPGA.srcs/sources_1/ip/dpram_i32x512_o256x64_xil/blk_mem_gen_v8_2/simulation/blk_mem_gen_v8_2.v line 2731

仿真波形界面跳出Finish，没有运行

IP生成错误

解决办法：在vivado中simulation setting 中选择target simulator为modelsim,然后点ok ,之后点击run simulation,然后就是漫长的等待，也可以在最长的excuting compile的时候点击cancel，反正上面缺的库已经在正常的路径下了

漫步无垠
关注
  • 0
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
pg058-blk-mem-gen.pdf
01-14
pg058-blk-mem-gen.pdfpg058-blk-mem-gen.pdfpg058-blk-mem-gen.pdf
vivado error 使用笔记
w40306030072的专栏
06-25 1万+
http://www.xilinx.com/support/answers/54317.html点击打开链接 Description I have created an IP core, using Manage IP or from a project IP catalog targeting a specific part. Then, when I read th
IP核之RAM实验
weixin_52804129的博客
08-07 2664
RAM 的英文全称是 Random Access Memory，即随机存取存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据，其读写速度是由时钟频率决定的。RAM 主要用来存放程序及程序执行过程中产生的中间数据、运算结果等。本章我们将对 Vivado 软件生成的 RAM IP 核进行读写测试，并向大家介绍 Xilinx RAM IP 核的使用方法。......
关于FPGA设计中的一些小tip（1）
supermecase的博客
05-03 647
记录FPGA学习过程中常用的一些知识！
FPGA学习之IP核配置RAM
m0_51466525的博客
01-18 3917
fpga小白的学习之路
pg058-blk-mem-gen.rar_BLK-058_blk-mem-gen_pg058_pg058-blk-mem-ge
07-15
blockram的手册，适合开发者使用是xilinx的
antlr.rar_DWA_antlr.BLK_antlr.jar
09-24
2. **antlr.BLK**：与“DWA_antlr.BLK”相似，这个文件也可能是ANTLR工作流程中的一个中间文件或配置文件，用于保存解析或编译过程中的信息。如果这两个.BLK文件是配套使用的，它们可能共同参与了ANTLR解析或生成...
blk.rar_68013_labview_labview USB
09-22
标题“blk.rar_68013_labview_labview_USB”和描述“usb数据传递，通过68013，传至labview”都指向一个关键的技术应用场景：使用LabVIEW（Laboratory Virtual Instrument Engineering Workbench）软件进行USB数据...
xfs_trans_priv.rar_V2
09-23
《XFS Transaction Privileged Operations in Linux v2.13.6》 在Linux操作系统中，文件系统的稳定性与性能是至关重要的。XFS，作为一种高性能、日志结构的文件系统，被广泛应用于各种环境，尤其在大数据和高I/O...
mmc.rar_MMC协议_mmc_usr blk d
09-23
《MMC协议详解与Linux下的mmc_usr_blk_d驱动实践》 MMC（MultiMediaCard）协议是应用于存储设备，如SD卡、MMC卡等的一种接口规范，它定义了如何在主机和存储卡之间传输数据和控制命令。这篇文档将深入探讨MMC协议的...
FPGA开发中RAM的使用方法以及细节技巧
weixin_38828382的博客
05-08 7062
Vivado联合Modelsim软件安装和仿真库编译 Vivado版本：2019.2 Modelsim版本：Modelsim SE-64 10.7 说到 FPGA ，不得不提的是存储器，当我们做相关项目时，经常会遇到存储数据的问题，数据量过大时，我们可以将其存储在 FPGA 芯片的外设存储器上，比如 sdram、ddr sdram、ddr3 sdram等，然而访问外设存储器相对比较麻烦，因此当数据量较小时，我们可以直接使用 FPGA 芯片内部自带的 ram 的 IP 核。 Ram是random acces
Verdi命令行调用选项用法
m0_67393619的博客
05-15 5061
命令行调用Verdi平台 如果没有指定manage.rc资源文件，则库设置从novas.rc资源文件里面load; 支持load verilog的压缩文件gzipped(*.gz); 如果编译的门级设计因为ECO修改使用了nECO模块，则不能使用-ssy,-ssz和-ssv选项。 命令行使用方法： verdi [General Options] [nTrace Options] [Simulator Options] [Siloti Options] [Environment Options]
vivado 和 modesim 联合仿真&&快速修改重仿
gaoxcv的博客
04-26 3954
https://blog.csdn.net/wordwarwordwar/article/details/53428514 1 编译联合仿真库 tool →compile_simulation_libraries ，选择simulator 为 modelsim simulator，填写好 compiled library location(联合库存放地址)，simulator executable path (modelsim.exe 地址) 2 settin...
【计算机系统设计】实践笔记（3）改进数据通路：移位R型指令分析
X
11-29 2696
0 回顾 前面的内容中，第一类R型指令分析，我们完成了一类R型指令的设计，完成了其数据通路，构建了相应的部件，并且完成了从ROM中取指，成功进行了基本的功能仿真，进行了综合和实现，但是没有完成综合和实现的时序仿真。 下面，我们要继续进行其他R型指令的分析，这次我们只分析三个移位指令，也就是sll srl sra，然后改进我们已有的数据通路，完成对应的设计。 1 移位指令分析 我们先看看指令编码 instruction op rs rt rd shamt func sll 000000 000
【Vivado】ram ip核的使用
热门推荐
weixin_45239657的博客
09-19 1万+
​ ram 的英文全称是 Random Access Memory，即随机存取存储器， 它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据， 其读写速度是由时钟频率决定的。ram 主要用来存放程序及程序执行过程中产生的中间数据、 运算结果等。​ rom为只读存储器，只能读取数据而不能向里面写入数据。
xilinx基础篇Ⅱ（10）Prj6 Block Memory的IP的使用（BMG IP）
Roy_tly的博客
12-12 2391
RAM的IP在vivado中有很多种，此处以BMG（全称Block Memory Generator，即块 RAM生成器 ）为例 生成的Block器件如下所示，有时钟clka、地址addra、数据输入端dina、数据输出端douta、器件使能端ena和器件写入使能端wea；该端口被称为PORTA，即ena就是PORTA端口的总开关。 RAM的使用，就是找到地址，并在该地址进行读/写操作； //读RAM操作 always@(posedge sys_clk o...
vivado IP核：ILA、时钟、RAM、FIFO
weixin_47563272的博客
11-23 2663
vivado IP核：ILA、时钟、RAM、FIFO
generate
weixin_30670151的博客
11-28 123
genvar i; generate 　　for(i=0; i<NUM; i++) 　　begin:GEN_BLK 　　... 　　end endgenerate 这一段在编译后将会生成NUM个名称为GEN_BLK[0]~[NUM-1]的模块，该模块内的内容可以通过GEN_BLK[0]~[NUM-1]来索引。 如果没有在begin后面加上GEN_BLK，则会由编译器自动生成一...
modelsim仿真vivado ip核方法和遇到的问题
sissiyung的博客
02-03 9339
modelsim仿真vivado ip核方法和遇到的问题 1. 说明 本文用于记录操作流程以及遇到的问题和解决方法。使用的vivado版本2019.2。modelsim版本19.2。 2. 首先是生成仿真库 参考芯王国的文章 vivado2018.3 与modelsim联合仿真 在这个过程中出现了error，生成的文件夹非常小，还不到100M。tcl shell表示有一个cxl_error.log文件记录了error的情况。使用everything搜索发现该文档在c:\user\你的用户名\appdata
@E: A corresponding XML file (vivado_xc7a35t_lib/fpga_ip_blk_ram_gen.srcs/source_1/ip/blk_mem_gen_rd_first/blk_mem_gen_rd_first.xml) is required to synthesis IP block. Please re-generate the IP and import it again.
最新发布
06-13
它提示需要一个名为 blk_mem_gen_rd_first.xml 的 XML 文件来综合 IP block。解决方法可能是需要重新生成该 IP 并重新导入。您可以尝试检查 Vivado 工具的版本以及相关设置，或者尝试重新生成该 IP 并导入。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值