！rst_n初始值问题

最新推荐文章于 2023-04-07 15:17:23 发布
最新推荐文章于 2023-04-07 15:17:23 发布
阅读量4.7k 收藏 3
点赞数
分类专栏： FPGA 文章标签： fpga rst 逻辑分析一
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_24916381/article/details/105782911
版权
本文探讨了一个包含！rst_n条件的FPGA程序。在上电时，程序是否将us初始化为0还是x值。通过altera-modelsim仿真、signaltap虚拟逻辑分析仪以及实际板上测量，均显示在rst_n保持高位时，us的初始值为0，而非x。
摘要由CSDN通过智能技术生成

1.带有！rst_n的程序

这是一个样本程序，该程序中存在if条件语句，并且判定标准为异步复位时给us赋值，那么在板子上电后us是x还是0呢？
33

2.通过altera-modelsim仿真

通过仿真我们可以看出，在rst_n一直在高位的情况下。
us的数值并不是x，而是已经赋予了0；
sdads

3.signaltap虚拟逻辑分析仪查看

通过siganltap可以看到和仿真一样的结果，也就是在再rst_n一直高位的情况下，us已经为0；

最低0.47元/天 解锁文章
JAD7998
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【面试题】verilog always块中，rst_n信号是否可以与其他信号做逻辑再作用于分支上？
moon9999的博客
03-31 935
如果在异步复位信号之前执行了任何逻辑操作，那么这些操作可能会被复位信号的影响所覆盖，这可能导致电路在不可预测的状态下运行。在设计数字电路时，经常需要使用一个复位信号来将系统恢复到一个已知的初始状态。信号被用于异步复位，这意味着当复位信号被触发时，所有的寄存器和状态变量将被重置。由于异步复位的影响是立即的，因此。通常是一个复位信号的名称，其中“n”表示该信号是低电平有效的（active-low signal）。信号必须直接连接到电路中的异步复位输入，而不能在其他逻辑和寄存器之前进行逻辑操作。
关于verilog不同!rst_n、~rst_n、rst_n == 1‘b0编译比较
qq_34026183的博客
08-06 4941
先给结论，不同写法在相同编译工具RTL结果完全一致。对于很多编码规范都会加以区别对待，笔者认为可能是古老的编译工具存在的问题，新版本工具已经优化了此类算法。有兴趣可以用早期版本尝试一下。 module rst_test( input rst_n, input mclk, input data_i, output reg data_o ); always @(posedge mclk or negedge rst_n) begin
RST_n的问题
weixin_30577801的博客
02-09 471
有一个灰常郁闷的问题。。。 module CLK_Generater( input CLOCK_100, input RST_n, input Key, output reg [3:0]...
rst/reset/rstn/resetn复位及解复位
w1290027的博客
04-07 8330
一般有低电平复位和高电平复位。不论是哪种复位类型，都要记得。
verilog中同步复位，异步复位，同步释放优缺点以及PLL配置复位设计
sinat_41653350的博客
04-08 2323
异步复位： 它是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位。 always@(posedge clk or negedge Rst_n) begin if(!Rst_n) … end 异步复位实例： 综合后查看RTL视角，可以看出寄存器都会有一个异步清零端(CLRN)，在异步复位的设计中，这个端口一般接低电平有效的复位信号rst_n，即使设计中的是高电平，实际综合后也会把异步复位信...
关于“异步复位，同步复位，异步复位同步释放”的理解
热门推荐
up up up!
06-05 2万+
今天好好理一理异步复位，同步复位，以及亚稳态中的异步复位同步释放。 一般让复位信号低电平有效 异步复位：复位信号不受时钟的控制，只要复位信号有效，那么电路就会复位。对应的写法为： always @ （posedge clk or negedge rst_n） begin if (!rst_n) xxxx; else if (xx) begin ...
FX2N_PLC指令
09-24
- `[IST]`：状态初始化，用于初始化PLC的状态。 - `[SER]`：数据搜索，查找特定数据。 - `[ALT/RAMP/ROTC/SORT]`：用于特殊控制任务，如交替输出、斜坡信号、旋转台控制和数据排序。 7. **外部设备(I/O)指令**：...
DDS.rar_DDS_dds verilog_verilog dds
09-15
累加器的初始值（相位累加器的初始相位）决定了输出信号的相位，而频率控制字则决定了累加器每次迭代的增量，进而控制输出信号的频率。 在Verilog中实现DDS，首先需要定义基本的模块结构，包括输入和输出信号。输入...
src.zip_异步复位
09-23
在数字电路设计中，复位信号是至关重要的，它用于将电路的状态重置为预定义的初始状态。这里我们讨论的是“同步异步复位”以及如何使用Verilog语言实现。首先，我们要理解同步和异步复位的概念。 **同步复位**...
verilog语法执行的顺序问题
08-04
由于`cnt`初始值为0，所以在第一个时钟下降沿，`cnt`变为1。 3. **条件分支**：如果`cnt`等于1，则`out2`的值会翻转（`out2 ~out2`）。如果`cnt`等于2，进入下一个`else if`分支，`cnt`被重置回0，同时`out2`再次...
MT7620n无线路由器pcb板
12-03
wifi路由器的pcb板，是双层板，带usb口的，脚位接口很全，MT7620n的
modelsim仿真出问题啦？新手们要注意啦！
08-07
通过对比，发现原来是编译库路径发生改变导致的。为了解决这个问题，这里给出一种解决办法：即将工程下的modelsim.ini文件删掉就可继续仿真了。
count-1.rar_verilog 仿真
09-22
模N计数器则是可以计数到任意预设数值N后重新回到初始状态的计数器。 在Verilog中，计数器的实现通常涉及以下几个关键部分： 1. **寄存器**：计数器的每一个位都由一个寄存器（DFF，D-type Flip-Flop）组成，用于...
全局时钟--复位设计
weixin_33736048的博客
12-04 260
首先，感谢特权和Master eBoy对我的影响…… 参考：http://blog.ednchina.com/yuchen576/57388/message.aspx 在暑假的时候编写“逻辑分析仪”的时候，纠结过这个问题，因为系统大了，就会有稳定的问题，那时候一知半解，云里雾里…… 如今，在设计一个摄像头（CPU,SDRAM,SRAM,ADV7120）的系统时候，老是发现系统不稳...
FPGA的一些个人经验体会
Eagle_gqs
03-30 3281
初学FPGA的一些经验体会，大杂烩
对REST的一点理解
Technology exist forever
09-02 262
restful，指的是web开发中的一种接口风格，但凡稍微接触过web开发的都应该了解过。rest是Representational State Transfer的缩写，翻译后意为”表征状态转移“。刚开始接触rest的时候对这个”表征状态转移“一脸懵逼，但现在一看翻译的确实很精准，这个词应该从两方面理解，即”表征“和”状态转移“。 表征： Representational翻译过来是”具体的“，...
Verilog基本语法之阻塞赋值和非阻塞赋值
qq_38716211的博客
03-19 1万+
1.阻塞赋值（Blocking） 阻塞赋值，顾名思义即在一个 always 块中，后面的语句会受到前语句的影响，具体来说就是在同一个always 中，一条阻塞赋值语句如果没有执行结束，那么该语句后面的语句就不能被执行，即被“阻塞”。也就是说 always 块内的语句是一种顺序关系，这里和 C 语言很类似。 符号“=”用于阻塞的赋值（如:b = a;）阻塞赋值“=”在 begin 和 end 之间的语句是顺序执行，属于串行语句。 在时序逻辑下使用阻塞赋值为例来...
verilog异步复位jk触发器_关于verilog语言if(!rst_n)
weixin_39546092的博客
12-04 2242
这是一个很基础的问题，我这两天初学看别人程序总不是很清晰，网络上解释这个的也很少，所以特意拿出来记录一下。我们先来看一小段程序：always @（posedge clk or negedge rst_n）begin if(!rst_n)begin .... end 关键在于理解if()的意义：如果()里逻辑值为1，则怎么怎么样。所以如果写成if(rstn)意思就是：如果rst_n为逻辑...
FPGA的复位
系统 运维
04-06 849
关于FGPA的复位 当初开始学FPGA的时候，总是疑惑：FPGA不是没有复位管教么，但总在always看到有复位信号。这个复位信号（我们暂且称为rst_n）从哪里来？ 实际上是可以从两个方面获得的，这与我们的MCU一样。 上电自动复位 手动按键复位 考虑到系统的初始化可能需要一定的时间，需要写一段Verilog代码进行延时复位，这段代码综合后就是上电自动复位的过程，上电自...
always @(*)begin if (!rst_n)begin nxt_state <= idle; end
最新发布
05-20
这是一个 Verilog HDL 中的 always 块...rst_n) 表示当复位信号 rst_n 为低电平时，状态机会回到初始状态 idle。nxt_state 是下一个状态的值，是一个寄存器变量。因此，当 rst_n 为低电平时，状态机会重置为初始状态。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值