利用QS直接产生高低电平的方法

最新推荐文章于 2022-12-11 00:34:31 发布
最新推荐文章于 2022-12-11 00:34:31 发布
阅读量567 收藏
点赞数
分类专栏： FPGA 文章标签： IO电平
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_24916381/article/details/105784629
版权

1.默认电平

利用QSIO作为电平输出是一种尝试，本人使用的是EP3C25Q240;
默认端口的输出电平是3.1V，但是软件显示应该是2.5V，没搞懂；
默认电平

2.高电平

编写一个IO输出高电平的小程序下载道芯片：
高电平
通过示波器看到高电平电压为3.3V；
高电平输出

3.低电平

显然只需要稍微改动程序就能得到低电平小程序：
低电平
再次通过示波器采集，可以看到低电平电压几乎为0；
低电平彩超机

JAD7998
关注
专栏目录
基于物联网设计的酒驾检测系统(STM32+OneNet)
06-19 2866
本系统主控芯片采用STM32，采用酒精传感器采集数据进行分析，实时将驾驶室的酒精浓度情况上传到云端平台，如果发现酒精超标，本地系统会切断车辆的启动状态，阻止驾驶员继续驾车行驶；并且云端还会向指定的联系人发送一封邮件通知本车辆酒驾情况。 物联网平台采用中国移动的OneNet平台，联网的GPRS模块采用有人科技的4G模块，自带电信卡，送8年免费流量，使用非常方便。
（补充）1.1 8086CPU
asdf125656as的博客
05-06 888
8086   Intel 8086是一个由Intel于1978年所设计的16位微处理器芯片，是x86架构的鼻祖。不久，Intel 8088就推出了，拥有一个外部的8位数据总线，允许便宜的芯片用途。它是以8080和8085的设计为基础，拥有类似的寄存器组，但是数据总线扩充为16位。总线界面单元(Bus Interface Unit)透过6字节预存(prefecth) 的队列(queu
解决TS中“Cannot find module ‘path‘ or its corresponding type declarations.”
热门推荐
星河梦~的博客
07-15 2万+
解决TypeScript中无法找到path模块的问题
stm32f4 PWM捕获 （上升沿/下降沿/高低电平时间）详解（含代码）
居安士的博客
06-02 7209
stm32f4 PWM捕获 （上升沿/下降沿/高低电平时间）详解（含代码）
数字电子技术（三）门电路
如果一直做自己能力范围之内的事，那就很难进步
09-16 2797
门电路，没有点模电知识，真搞不动
0101到高低电平原理
feng__shuai的博客
11-19 2986
看到一个帖子，终于解释了困惑。“机器语言的1010这一堆数字怎么变成高低电平的？”一个比较老的问题，但是很多人的回答非常傲慢，说什么看看《数字电路》《计算机原理》就知道了，可是很多人根本就不知道楼主在问的是什么。庆幸在最后一帖看到了想要的答案。 问题：高级语言编译成机器语言后，将这些机器语言存于存储器中，然后按顺序输出高低电平，实现用户的要求。。。我的问题是机器语言是怎么存进存储器中的，也...
verilog脉冲产生高电平
chriscb的博客
07-20 1万+
本模块输入一个脉冲，产生一个持续一段时间的高电平，系统时钟为10M，高电平持续时间为100usmodule pulse_test( input wire sclk, input wire rst_n, input wire pulse, output wire highleavel );reg pulse_dly; reg
汇编（二）——微机原理与接口
qq_62076255的博客
12-11 1891
汇编语言，计组课汇编部分的笔记
数电实验答案.docx
06-16
2. 输出高低电平可通过逐点测试法测量，输出高电平通常大于等于2.4V，输出低电平小于等于0.4V。 3. 当测量Iil或Iolm时，若电流档无法使用，可以通过测量电压间接计算电流。 4. 在扇出系数测试电路中，电位器和220欧...
怎样区分低电平和高电平？
07-20
文章为大家介绍了如何区分低电平和高电平。
用74HC595芯片驱动LED的电路设计.
05-08
2. **LED连接**：将74HC595的Q0～Q7输出端分别连接到LED的各个段（如a、b、c、d、e、f、g和dp），通过控制这些输出端的高低电平来实现LED显示的不同字符。 #### 四、软件驱动程序设计 为了实现LED显示，还需要编写...
ia笔记总结
weixin_45653849的博客
08-21 943
ia笔记总结
EDA技术与Verilog设计 实现输入一个周期的高电平，会有一个5个周期的高电平信号产生
weixin_44082271的博客
05-26 2111
实现输入一个周期的高电平，会有一个5个周期的高电平信号产生 module kount5(clk,rst,inp,outp,tmp); input clk,rst,inp; output outp,tmp; reg outp; reg [3:0]cout; wire tmp; always @(posedge clk or negedge rst) begin if(!rst) cout<=4...
Verilog中$finish和$stop的区别
霍团长的博客
06-03 2万+
1.$finish的用法 当程序中出现$finish,当仿真到该语句时，会提示要不要退出仿真。如果选是，则仿真结束，退出仿真窗口。 2.stop的用法 2.1 遇到stop暂停 在仿真程序中，我们看到存在一个$stop语句； 此时我们开始仿真，正产仿真时间是1000ns： 但是仿真到$stop语句时，突然出现了暂停； 并且波形仿真时间也到250ns暂停了： 2.2 继续仿真 1）. 此时不要急躁，点击继续仿真icon； 2）. 吃屎tcl窗口出现了继续仿真命令 run -continue： 3
qs.stringify方法
最新发布
04-28
qs.stringify是一个将JavaScript对象转换为URL查询字符串的方法。它将对象的属性和值转换为URL参数，然后将它们连接起来并用&符号分隔。这个方法通常用于在发送HTTP请求时将数据编码为URL参数。例如，如果我们有一个对象： ``` const params = { name: 'Alice', age: 25, city: 'New York' } ``` 我们可以使用qs.stringify将它转换为URL查询字符串： ``` const queryString = qs.stringify(params); console.log(queryString); // 输出: "name=Alice&age=25&city=New+York" ``` 这个查询字符串可以附加到URL的末尾，如：http://example.com/?name=Alice&age=25&city=New+York。服务端可以通过解析URL查询字符串来获取发送的数据。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值