- 博客(19)
- 资源 (25)
- 收藏
- 关注
RSS订阅原创 Cadence 03_j 原理图中高亮网络
https://blog.csdn.net/LGCPCB/article/details/89678106Cadence OrCAD 如何原理图中高亮网络orCAD能否像Atium Desiger软件一样在原图理中选中网络按住ALT键就可以高亮网络的相似功能呢？答案是可以的。实现方法：1、在原理图选中想高亮的网络,右击选择:：Select Entire Net...
2020-05-19 08:44:34
729
原创 allegro 08_G 隐藏 or 显示电源网路
文章参考：https://blog.csdn.net/varding/article/details/19477165设置1、隐藏飞线logic=>Identify DC Nets，在里面把地或者电源设置成0或者3.3之类的就能隐藏鼠线了，并且这些被隐藏的网络会用方框包起来，这样也不会忘了布线这个操作实际上就是给这个网络添加个：RATSNEST_SCHEDULE = POWER_AND_GROUND属性效果：2、显示隐藏飞线 ...
2020-05-15 14:41:07
491
原创 allegro 08_I 单层高亮
allegro可以像AD中Shift + S般高亮显示单层（仅模糊显示其他层，无法想ad中仅操作单层）。但是可以线性调节透明度，这点很爽。大家为了使用方便，也可以自行添加快捷键，来进行切换。找到了原文链接：https://blog.csdn.net/dgyilang/article/details/103988247运行环境测试了一下效果不错，但是要先设置透明度然后点击：网格可以在setup /grid中打开关闭最后我们设置一个快捷键 （https://b...
2020-05-15 13:13:37
826
原创 allegro 08_H 过孔实心空心切换
文章参考：https://blog.csdn.net/Britripe/article/details/106016705文章基于cadence16.61、setup / Design Parameters2、Filled Pads3、效果：实心：空心：
2020-05-15 11:31:13
1298
原创 allegro 08_F 扇出BGA器件
https://blog.csdn.net/qq_38376586/article/details/86754364
2020-05-15 10:19:15
282
原创 allegro 08_g 蛇形走线
文章基于Cadence 16.61、Route ->Delay Tune ,鼠标点击等长线的单挑线较短的一条。
2020-05-15 10:07:01
344
原创 Cadence 02_F 更改原理图界面
https://blog.csdn.net/LGCPCB/article/details/88045546
2020-05-13 10:26:20
279
原创 allegro 08_E 拉线options选项都有什么
Act ：当前布线层Line lock ：可选line和Arc，走线角度route offset ：路线偏移miter ：斜接，走线时转角的长度Line width ：线宽BUBBLE -> shove perferred 推挤 -> hug only 抱紧 -> hug perferred 抱紧...
2020-05-13 10:09:47
1476
原创 allegro 08_E 差分布线设置
https://blog.csdn.net/qq_29350001/article/details/50904312https://www.cnblogs.com/guojun-junguo/p/9551061.html文章介绍了差分线的应用，可以参考一下：文章主要介绍差分线拉线时操作：差分线拉线过孔方向设置： 水平、垂直、斜向上、斜向下 过孔距离设置...
2020-05-13 09:52:33
440
原创 allegro 07_D 差分布线规则设置
差分信号：就是幅值相等，相位相反的信号。差分走线就是承载差分信号的布线，要求长度和宽度相等。另外在说明一点，在高速差分布线中首先我们要考虑等长的概念。差分布线规则设置：1、点击约束管理器图标或者调用菜单栏：Setup->constraints->electrical2、设置差分走线3、改变差分对的规则属性electrical->net->routing->differential pair中可以看到设...
2020-05-13 09:31:32
2814
原创 allegro 06_i 大十字光标的使用
选择Display->Cursor，里面有个pcb_cursor可选菜单。若是选择cross，则是小十字光标，若是选择infinite，则是出现大光标。勾选：infinite_cursor_bug_nt 画线时会消失，笔者这里没有选择，按着自己的习惯来；好像有拖尾问题，后续验证下...
2020-05-08 10:29:39
456
原创 allegro 07_A 规则设置基本知识
添加规则设置，文章基于Cadence 16.6版本：Electrical电气规则；设置等长等physical物理规则：常用 --设置线宽等Spacing线距规则:常用same net spacing相同网络线距规则：properties属性：焊盘属性，器件属性DRC...
2020-05-08 09:53:17
589
原创 allegro 06_H ALLEGRO中工作模式的作用
General Edit： 通常编辑状态，可以完成对元件的编辑包括放置、布线以及移动、复制、翻转布局等等。Placement Edit： 元件放置状态，点击元件会自动进行Move命令，并在Options面板会出现一个Place的放置面板，适用于元件布局时使用的模式。点 击元器件直接进入move模式。Etch Edit：...
2020-05-08 08:43:46
416
1
原创 allegro 06_G 元件对齐Align components
器件的布局不但考虑电路的连通性，同时也考虑美观性，艺术性，所以器件布局尽可能整齐美观。通过网格对齐元件想要使元件横平竖直非常困难，这里我们主要使用“Align components 元件对齐”1、选择Setup菜单栏下Application Mode选项下Placement Edit模式 \ 或通过快捷图标选取：2、框选器件，然后将光标放置于器件上右键，选择Align ...
2020-05-07 22:00:02
970
原创 电源跌落试验环境疑问
试验根据YY0505 - 2012 / IEC 60601 -1 -2:2004我们模拟实验环境，以70%为例：我们使用交流调压电源模拟这个状态，发现设备在电压暂时跌落70%时没有出现预期结构，与实验室环境不一致怀疑故障问题主要为：瞬时跌落时间陡峭度不够，因为时手动调节的没法达到实验室预期效果此问题这里记录，等待后续解决。...
2020-05-07 13:59:12
271
原创 影响RE检测的实例 - 键盘鼠标频点
使用PC电脑主机作为产品的组成设备，由于键盘鼠标通常都是USB接口，各个厂家制作的质量参差不齐，往往也会成为RE测试项的频点来源。笔者曾经使用一个键鼠作为系统组成部分去做RE测试，结果发现出现132MHz频点超标严重；试验时将键盘去掉，保留鼠标，频点消失，由于此处为收集素材，暂时不附图~（空）~更换键盘后问题问题解决。后面我们补充一篇博文，键鼠在静电测试过程中导致系统重新驱动...
2020-05-07 08:54:59
542
等电位联接及其在医疗场所中的应用
2024-06-06
IAR5.20.zip
2020-06-24
Allegro自动对齐工具.zip
2020-04-28
STM32 F1系列固件库使用参考资料.zip
2020-04-24
编程语言标准化工具包.zip
2020-04-22
XilinxUsbJtagCable01.zip
2020-03-12
模拟地和数字地分割的实例.zip
2020-03-05
pingpang_prj.rar
2020-02-21
TimeGen4_gr.rar
2020-02-21
OPA4277.zip
2020-02-11
EMC第三章测试设备与相关测试.ppt
2020-02-03
脉冲序列代码进行仿真
2019-11-25
winmd5free_jb51.rar
2019-05-28
LTspice IV软件、操作说明、元件库下载
2019-04-30
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人