VHDL的数据类型之标准逻辑位、标准逻辑矢量

可知可知不可知

于 2024-12-18 15:57:42 发布

阅读量1.2k

点赞数 27

分类专栏： VHDL入门教程文章标签： fpga

本文链接：https://blog.csdn.net/qq_26087259/article/details/144562684

版权

VHDL入门教程专栏收录该内容

10 篇文章

订阅专栏

一、标准逻辑位数据类型（std_logic）

1.1 定义与基本特性

std_logic 是VHDL中由IEEE标准库IEEE.STD_LOGIC_1164定义的一种多值逻辑数据类型。相比于基本的bit类型，std_logic提供了更丰富的状态表示，能够更准确地模拟实际数字电路中的信号状态。

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

1.2 标准逻辑类型的值

std_logic类型可以表示九种不同的逻辑状态：

值	描述
`'U'`	未初始化（Uninitialized）
`'X'`	不确定（Unknown）
`'0'`	强制低电平（Strong ‘0’）
`'1'`	强制高电平（Strong ‘1’）
`'Z'`	高阻抗（High Impedance）
`'W'`	弱驱动低电平（Weak ‘0’）
`'L'`	弱驱动高电平（Weak ‘1’）
`'H'`	强驱动高电平（Strong ‘1’，高驱动）
`'-'`	无变化（Don’t Care）

二、标准逻辑矢量数据类型（std_logic_vector）

2.1 定义与基本特性

std_logic_vector 是由多个std_logic类型组成的数组，通常用于表示多比特信号，如数据总线、地址总线等。它允许定义任意位宽的逻辑向量，并支持灵活的位索引方式（downto或to）。

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

2.2 使用标准逻辑矢量

std_logic_vector的定义通常包含位范围，例如：

signal data_bus : std_logic_vector(7 downto 0);  -- 8位宽的向量

这里，data_bus是一个8位宽的std_logic_vector，位索引从7到0。

位范围的定义：

降序（downto）：常用于表示高位到低位，如7 downto 0。
升序（to）：较少使用，但也可根据需求定义，如0 to 7。

2.3 优点与应用场景

优点：

灵活的位宽：可以根据需要定义任意位宽的数据总线。
多值支持：每个位都可以表示std_logic的九种状态，增强了数据表示的丰富性。
易于操作：支持多种位操作，如连接（&）、切片（data_bus(7 downto 4)）等。

应用场景：

数据总线：如CPU的数据输入输出总线。
寄存器文件：存储多个寄存器的数据。
多位控制信号：如指令寄存器、状态寄存器等。
通信接口：如串行通信的多位数据传输。

2.4 示例代码

示例1：简单的数据传递

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity DataPath is
    Port (
        data_in  : in  std_logic_vector(7 downto 0);
        data_out : out std_logic_vector(7 downto 0)
    );
end DataPath;

architecture Behavioral of DataPath is
begin
    data_out <= data_in;  -- 直接将输入数据传递到输出
end Behavioral;

说明：

实体部分：定义了一个8位宽的输入端口data_in和一个8位宽的输出端口data_out。
架构部分：通过简单的赋值操作将data_in的值传递到data_out。

示例2：加法器

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;  -- 引入数值运算包

entity Adder is
    Port (
        A    : in  std_logic_vector(7 downto 0);
        B    : in  std_logic_vector(7 downto 0);
        SUM  : out std_logic_vector(8 downto 0)  -- 包含进位位
    );
end Adder;

architecture Behavioral of Adder is
begin
    SUM <= std_logic_vector(unsigned(A) + unsigned(B));
end Behavioral;

说明：

数值运算：使用unsigned类型将std_logic_vector转换为无符号数进行加法运算。
进位位：SUM的位宽为9位，包含了可能的进位位。

示例3：状态机中的状态表示

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity StateMachine is
    Port (
        clk    : in  std_logic;
        reset  : in  std_logic;
        state  : out std_logic_vector(2 downto 0)
    );
end StateMachine;

architecture Behavioral of StateMachine is
    type state_type is (IDLE, LOAD, EXECUTE, WAIT, DONE);
    signal current_state, next_state : state_type;
begin
    process(clk, reset)
    begin
        if reset = '1' then
            current_state <= IDLE;
        elsif rising_edge(clk) then
            current_state <= next_state;
        end if;
    end process;

    process(current_state)
    begin
        case current_state is
            when IDLE =>
                next_state <= LOAD;
            when LOAD =>
                next_state <= EXECUTE;
            when EXECUTE =>
                next_state <= WAIT;
            when WAIT =>
                next_state <= DONE;
            when DONE =>
                next_state <= IDLE;
            when others =>
                next_state <= IDLE;
        end case;
    end process;

    -- 将状态类型转换为std_logic_vector
    state <= "000" when current_state = IDLE else
             "001" when current_state = LOAD else
             "010" when current_state = EXECUTE else
             "011" when current_state = WAIT else
             "100";
end Behavioral;

说明：

状态类型：使用枚举类型state_type定义不同的状态。
状态转换：通过状态机逻辑控制next_state的变化。
状态输出：将当前状态转换为std_logic_vector类型输出，以便外部模块或仿真工具查看状态。

2.5 与基本类型的比较

为了更好地理解std_logic和std_logic_vector，可以将它们与VHDL中的基本类型bit和bit_vector进行比较。

`bit` vs. `std_logic`

特性	`bit`	`std_logic`
取值范围	`'0'`，`'1'`	`'U'`, `'X'`, `'0'`, `'1'`, `'Z'`, `'W'`, `'L'`, `'H'`, `'-'`
表达能力	二值逻辑	多值逻辑
使用场景	简单逻辑门，控制信号	复杂数字电路设计，总线，高阻抗等
库依赖	无	需要`IEEE.STD_LOGIC_1164`库
仿真行为	简单，适用于纯组合逻辑	丰富，能够模拟更复杂的信号行为

`bit_vector` vs. `std_logic_vector`

特性	`bit_vector`	`std_logic_vector`
取值范围	每个位为`'0'`或`'1'`	每个位为`'U'`, `'X'`, `'0'`, `'1'`, `'Z'`, `'W'`, `'L'`, `'H'`, `'-'`
表达能力	二值逻辑数组	多值逻辑数组
使用场景	简单数据总线，控制信号数组	复杂数据总线，多驱动信号线，高阻抗等
库依赖	无	需要`IEEE.STD_LOGIC_1164`库
仿真行为	简单，适用于纯组合逻辑数组	丰富，能够模拟更复杂的信号行为

三、常用函数和操作

3.1 位连接操作符（&）

用于将多个std_logic或std_logic_vector连接成一个新的std_logic_vector。

signal A : std_logic := '1';
signal B : std_logic_vector(3 downto 0) := "1010";
signal Y : std_logic_vector(5 downto 0);

Y <= A & B;  -- Y = "11010"

3.2 切片操作

用于从std_logic_vector中提取特定位。

signal data_in  : std_logic_vector(7 downto 0) := "11001010";
signal upper    : std_logic_vector(7 downto 4);
signal lower    : std_logic_vector(3 downto 0);

upper <= data_in(7 downto 4);  -- upper = "1100"
lower <= data_in(3 downto 0);  -- lower = "1010"

3.3 类型转换

从std_logic_vector到unsigned/signed

signal A : std_logic_vector(7 downto 0) := "00001111";
signal B : unsigned(7 downto 0);
signal C : signed(7 downto 0);

B <= unsigned(A);
C <= signed(A);

从unsigned/signed到std_logic_vector

signal D : unsigned(7 downto 0) := "00010001";
signal E : std_logic_vector(7 downto 0);

E <= std_logic_vector(D);

3.4 数值运算

使用IEEE.NUMERIC_STD库进行无符号和有符号数的算术运算。

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

signal A, B : std_logic_vector(7 downto 0);
signal SUM : std_logic_vector(8 downto 0);

SUM <= std_logic_vector(unsigned(A) + unsigned(B));

四、注意事项

在使用std_logic和std_logic_vector时，需要注意以下几点，以确保设计的正确性和兼容性。

4.1 引入正确的库和包

确保在VHDL文件中正确引入IEEE.STD_LOGIC_1164和必要的包，如IEEE.NUMERIC_STD。

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

4.2 使用适当的类型进行运算

尽量使用unsigned或signed类型进行算术运算，而不是直接使用std_logic_vector，以避免类型不匹配和潜在的仿真错误。

不推荐的做法：

-- 可能导致类型不匹配
SUM <= A + B;

推荐做法：

SUM <= std_logic_vector(unsigned(A) + unsigned(B));

4.3 位宽的一致性

在进行位操作或赋值时，确保信号的位宽一致，避免仿真错误和综合工具警告。

示例：位宽不一致

signal A : std_logic_vector(7 downto 0);
signal B : std_logic_vector(3 downto 0);
signal Y : std_logic_vector(7 downto 0);

-- 可能导致警告或错误
Y <= A + B;  -- A和B的位宽不一致

解决方法：

确保A和B的位宽一致，或进行适当的扩展。

Y <= std_logic_vector(unsigned(A) + resize(unsigned(B), 8));

4.4 避免使用未初始化的信号

在仿真中，未初始化的std_logic信号默认为'U'，这可能导致仿真结果与预期不符。确保在复位时对所有信号进行初始化。

示例：信号初始化

architecture Behavioral of Example is
    signal data : std_logic_vector(7 downto 0) := (others => '0');  -- 初始化为'0'
begin
    -- 逻辑部分
end Behavioral;