一文搞懂Verilog if-else、if-if、case、？：语句优先级和latch生成情况

已于 2022-02-14 11:18:40 修改
阅读量6.2k 收藏 34
点赞数 10
分类专栏： Verilog 文章标签： verilog fpga 硬件
于 2021-08-20 13:37:26 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_26123429/article/details/119821509
版权

实验：一文搞懂 FPGA中Verilog if-else、if-if、case、？：语句优先级和latch生成情况
在这里插入图片描述

JeremyDev97
关注
专栏目录
（6）售货机SystemVerilog描述
kouq123的博客
11-18 1094
2.06 售货机SystemVerilog描述 2.6.1 本节目录 第一，章节目录； 第二，前言； 第三，FPGA简介； 第四，Systemverilog简介； 第五，售货机Systemverilog描述实例; 第六，结束语。 2.6.2 本节引言 给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.6.3
【Verilog基础】if-elseif语句、多if语句和case语句优先级关系
努力，加油每一天鸭~
03-09 1362
【Verilog基础】if-elseif语句、多if语句和case语句优先级关系
手把手教你学veriolg（十三）--Verilog 条件语句
MHD0815的博客
09-29 381
条件语句是 Verilog 中用于基于条件执行不同代码路径的核心工具。通过合理使用if语句、case语句以及它们的变体和嵌套形式，可以编写出更加灵活和动态的代码。希望本节的内容能够帮助你更好地理解和使用 Verilog 的条件语句，并在实际的设计中发挥重要作用。继续深入学习 Verilog 的其他特性和高级功能，将有助于你更好地掌握这门语言，并应用于实际的硬件设计中。
转载 关于case语句的优先级
weixin_30787531的博客
11-04 1459
对于这样的组合逻辑电路 always@(X) case(X) X1: X2: …… endcase 如果分支项包含变量X的所有取值情况，并且互相不重复，那么这样的情况，其实没有必要使用综合指令。 （一）“//synthesis parallel_case” 有一些书在介绍case语句时（例如《verilog HDL综合实用教程》）说“case语句的verilog HDL语义表明了选取case分支的...
verilog case语句实例_优先级“转移”设计实例
weixin_39866974的博客
12-14 2259
大家好，我是L.L.，欢迎来到数字ic自修室。好久不见，这篇文章主要想跟大家分享一下前端设计中时序收敛的一个设计小实例，在某些场景下合理应用能优化紧张的时序路径。海思2020笔试题节选在本公众号的面试题精选《2020华为海思校招芯片岗真题解析(1)》中，有这么一道选择题：下列说法错误的是(D)条件语句，如果无优先级关系，尽量采用case，避免多级else if，影响时序；If/el...
Verilog——if语句的优先级问题
jk_101的博客
12-29 5347
一、有优先级的if语句 if..else if.. else if … …else..语句中是有优先级的，第一个if具有最高优先级，最后一个else优先级最低。Quartus综合出的RTL图认为，最高优先级的电路靠近电路的输出，输入到输出的延时较短；最低优先级的电路远离输出端，输入到输出的延时较长。 module single_if_late(A, C, CTRL_is_late, Z); input [6:1] A; input [5:1] C; i...
Verilog | if语句和case语句
qq_45776815的博客
07-22 1225
if语句和组合逻辑下的case语句，他们的条件是有优先级的，从上到下优先级递减，每多一个条件就会多消耗一个二选一多路器，很浪费资源；似乎在AISC中综合后，两者其实是没有区别的，最后的综合结果会以逻辑门的形式实现。（关于这一点还希望有经验的大佬能够指教）而对于时序语句中的case,会被综合成n选一多路器，条件没有优先级，占用的资源更少。优先级：if else 结构if的优先级最高；多if 结构最后一个if优先级最高。从可阅读性来看，case语句的阅读性更好，修改时可能也会更加方便。
（109）System Verilog if-else语句优先级详解
m0_46498597的博客
03-14 667
（109）System Verilog if-else语句优先级详解 1.1 目录 1）目录 2）FPGA简介 3）System Verilog简介 4）System Verilog if-else语句优先级详解 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的
关于verilog中if与case语句不完整产生锁存器的问题
08-27
在Verilog语言中，`if`和`case`语句的完整性对于硬件设计至关重要，因为它们直接关系到逻辑电路的正确实现。不完整的语句可能导致意外的锁存器（latch）产生，这对数字逻辑设计来说是需要避免的。本文将深入探讨锁存...
用Verilog 设计一个3-8译码器，要求分别用case语句和if-else语句，比较这两种方式
最新发布
10-10
我们首先解释一下如何使用case语句和if-else语句来实现这个功能。 **使用case语句：** ```verilog module three_to_eight_decoder( input [2:0] select, // 3位输入 output reg [7:0] outputs // 8位输出 ); ...
verilog中多个else_if级联造成的综合电路的低效率及解决办法
12-02
通过在quartus中仿真并分析综合后的RTL图，分析了多个else_if级联对综合结果的影响，说明了为什么我们要避免这样的代码风格。提出了解决办法，包括使用多个if_else来代替else_if的多级级联，还有用casex语句来代替多个esle_if级联。
使用assign代替if-else和case语法
Leo ICer的博客
01-09 1772
verilog中的if-else和case语法存在两大缺点。 不能传播不定态。 会产生优先级的选择电路而并非并行选择电路，从而不利于优化时序和面积。 为了规避这两大缺点，应使用assign语法进行代码编写，本原则来自严谨的工业级开发标准。 verilog的if-else不能传播不定态，以如下代码为例进行说明。假设a的值为X（不定态），按照verilog语法它会将等效于a==0，从而让out等于in2，最终没有将X（不定态）传播出去。这种情况可能会在仿真阶段掩盖某些致命的bug，造成芯片功能错误。
Verilog基础语法——条件语句if-else与case
qq_42224089的博客
05-16 4324
在Verilog语法中，常用的条件语句有if-else语句和case语句，用于判断条件是否为真，并执行判断条件后面的表达式。
SystemVerilog-决策语句-if-else语句
jk_101的博客
11-06 5556
if-else语句对表达式求值并执行两个可能的分支之一，即true分支或false分支。if-else表达式可以是任何向量大小的网络或变量，也可以是运算的返回值，如果表达式的一个或多个位设置为l，则向量表达式的计算结果为true。如果表达式的所有位均为0，则表达式的计算结果为false。例如：a和b的按位AND运算的结果是8位向量（因为a和b都是8位向量）。如果AND操作导致任何位置1，那么将执行true分支。如果逻辑AND的结果为零，则将执行false分支，最佳实践指南6-1。
verilog case(1)
zya1314125的博客
09-20 1399
verilog case(1)
verilog手撕代码7——固定优先级仲裁器和轮询仲裁器
qq_42135020的博客
05-17 3798
verilog实现固定优先级仲裁器和轮询仲裁器
关于Verilog中两个if并列
m0_52090088的博客
07-19 6802
关于Verilog中两个if并列
if…if…和if…else if的区别是什么？
m0_46194750的博客
03-11 2929
if (判断条件1) { //代码块 } if (判断条件2) { //代码块 } 首先是if…if…形式，他们在执行代码的过程当中是互不影响的，代码块的执行与否完全取决于判断条件，而不会因为判断条件1影响到判断条件2里面的代码块执行 if (判断条件1) { //代码块 } else if (判断条件2) { //判断条件2成立，执行代码块2 //代码块2 }.
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值